​定义4D毫米波雷达新范式 加特兰Andes级联方案亮相

加特兰毫米波雷达SoC家族再进化，高性能方案目标全球市场

6月6日，在 “2024加特兰日”上，加特兰发布了全新毫米波雷达芯片平台、技术和方案，代表着加特兰毫米波雷达SoC家族再进化，以应对全球汽车智能化加速发展的浪潮。

挑战“Andes”，定义成像雷达研发新范式

汽车ADAS技术不断发展，传统车载3D毫米波雷达向着4D化、成像方向发展，加特兰Andes SoC就是为4D成像毫米波雷达而来。

加特兰利用CMOS工艺，创新性地将毫米波雷达的4发4收射频芯片和计算芯片融合成一颗SoC芯片，并支持Chip-to-Chip灵活级联。下游雷达厂商研发成像雷达时，选择不同数量的SoC进行级联即可快速打造出具备不同性能的成像雷达产品，既降低了物料成本，又简化了开发流程，重新定义了成像雷达的研发范式，为其规模量产提供了新的动能。

Andes SoC芯片，以及Andes SoC两片级联参考设计方案

Andes芯片的核心参数表现：

•射频模块：支持76 GHz～81 GHz连续扫频范围；典型最大输出功率14 dBm；相位噪声-95 dBc/Hz（@ 1MHz）；集成基于传输线设计的7比特移相器和高性能ADC；可灵活生成各种波形，并提供精确数字补偿等功能。

•计算模块：集成四核CPU，提供超过2500 DMIPS的计算能力；RSP雷达信号处理器，可实现雷达信号高效处理；高性能DSP，方便开发者部署自定义算法，灵活性更强。

4D成像雷达的收发通道数量越多，感知性能就越强，但成本和尺寸也会相应增加，并且通道数量多到一定程度后，带来的性能提升也会明显减少。加特兰认为，8发8收的两片级联方案，是当下4D成像雷达的绝佳选择，实现性能、成本和尺寸的平衡。

在本次活动中，加特兰推出基于两颗Andes SoC芯片打造的两片级联参考设计方案。相比传统“两种类型，总计三颗芯片”的成像雷达方案，Andes两片级联方案在射频和计算模块上均具备明显优势。其不仅拥有多达64个MIMO通道、14dBm的发射能量、5360 DMIPS的CPU算力、11 MiB的片上内存，还有更广的工作温度范围和更多的高速传输接口，方便毫米波雷达厂商快速打造出具备成本优势的高性能4D成像雷达。

攀登“Kunlun”， 确立汽车感知新边界

随着智能汽车的快速发展，自动避障的电动车门、乘员状态和健康检测、车内儿童遗忘检测、车辆入侵检测等新兴应用不断涌现，对车载毫米波雷达的要求日益提升：需更低功耗、更小体积、还要具备出色的角度和空间分辨能力。

本次活动中，加特兰Kunlun车规级毫米波雷达SoC平台首次亮相，包含77 GHz Kunlun-USRR与60 GHz Lancang-USRR两个系列的SoC芯片。

Kunlun车规级毫米波雷达SoC平台

Kunlun平台的SoC均采用射频和计算模块集成化设计。其射频模块拥有高达6发6收的通道数量，远超常见的2发3收和2发4收毫米波雷达射频芯片。优秀的射频性能，不仅可以满足电动车门、舱内婴儿检测、车辆入侵检测等新兴应用对高精度感知的要求，77GHz Kunlun-USRR SoC还能覆盖ADAS雷达的使用场景。

Kunlun平台的SoC使用基于Sequencer调度器架构的双线程RSP雷达信号处理器代替了传统的BBA基带加速器，雷达信号处理效率更高，灵活性更强。双核CPU支持单精度浮点FPU、I-Cache、D-Cache以及DCCM，并且支持锁步机制，可满足ASIL-D级的功能安全标准。在提供强大性能的同时，Kunlun平台的SoC还支持低功耗深度睡眠模式，额定功耗小于1W（25% Duty Cycle），为哨兵模式等新兴应用提供了强大支持。

Kunlun-USRR/Lancang-USRR SoC芯片系列均提供AiP封装集成片上天线版本，在保证出色空间分辨性能的同时，使雷达模组变得更加紧凑，可适应各种严苛的安装环境，带动汽车感知能力从ADAS单一领域延展到了车身内外，扩宽了“汽车感知”的边界。

此外，加特兰在活动中还发布了全新的毫米波封装技术——ROP®（Radiator-on-Package）。该技术通过辐射体（Radiator）将信号直接传输到波导天线系统中，不仅解决了传统标准封装技术中的天线馈线损耗较大的问题，而且相较AiP（Antenna-in-Package）技术，还拥有更高的通道隔离度，可让雷达实现更远的探测距离和更宽的FOV。未来，ROP®封装技术将应用到Alps-Pro和Andes系列产品中。

前沿的毫米波封装技术ROP®