芯原成熟的GPU、显示处理与畸变矫正IP三者协同,支持AR显示处理实现高度集成与低时延

2026年3月10日,中国上海——芯原股份今日宣布图像处理SoC芯片公司合肥六角形半导体有限公司(简称“六角形半导体”)在其高性能HX77系列图像处理SoC中采用了芯原成熟的IP组合,包括GCNanoUltraV 2.5D图形处理器(GPU)IP、DW100畸变矫正处理器(DeWarp Processing)IP,以及DC9200Nano显示处理器(Display Processing)IP。该SoC芯片已顺利完成流片,并实现一次流片成功。
天相芯HX77系列是一款高度集成、低功耗的图像处理SoC芯片,基于RISC-V架构,集成了完整的视频输入输出接口、图像处理及系统控制能力。通过独创的异构计算架构与精细化的功耗管理技术,HX77成功实现了技术突破,可在毫瓦级功耗下支持2K@60fps输出。HX77还通过空间计算实现了端侧3DoF画面悬停功能。此外,该SoC支持多种显示接口,包括MIPI、LVDS及DP/eDP,并可灵活适配多种显示拓扑结构,实现双屏异显等典型AR应用场景,适用于各类AR/VR眼镜以及其他显示终端。
芯原提供的GPU、显示处理及畸变矫正IP三者紧密协同,使HX77系列SoC无需外接DDR即可完成图像缓存与处理,显著降低系统时延与能耗,满足AR眼镜对高集成度显示方案的需求。其中,芯原GCNanoUltraV GPU IP支持高性能图形渲染与多图层合成,实现低延迟、高质量的视觉输出。芯原DC9200Nano显示处理器IP支持多种主流显示接口并兼容灵活的显示拓扑结构,可在双1080p分辨率条件下实现双屏独立显示。芯原DW100畸变矫正处理器IP则提供高精度图像畸变校正和几何变换处理,支持AR眼镜实现一致且稳定的视觉输出。
六角形半导体创始人兼CEO舒杰敏表示:“HX77系列SoC的一次流片成功验证了其在低功耗、高集成度及显示系统灵活性方面的设计目标,同时可满足AI/AR眼镜对能耗、性能和尺寸的严苛要求。芯原成熟且经过验证的IP方案为我们在系统架构设计、显示质量和开发周期控制等方面提供了重要支持,加速了我们面向AI/AR眼镜应用的产品市场化进程。”
“我们团队与六角形半导体紧密合作,旨在以轻量化眼镜形态实现超低能耗的全彩显示。通过在像素处理层面的深度优化以及多IP间的像素数据协同传输,我们显著降低了系统能耗,并免除了对外部DDR访问的需求。对于集成显示的智能眼镜而言,只有在像素级别进行全面优化,才能在严格的能耗预算下兼顾性能与效率。”芯原首席战略官、执行副总裁、IP事业部总经理戴伟进表示,“我们的Nano可穿戴IP组合通过子系统级整合优化方法,实现了功耗效率、性能与产品上市周期的最佳平衡。我们也期待与更多生态伙伴深化合作,共同推动下一代智能眼镜的大规模应用。”
关键字:芯原 AR 显示处理器 GPU
引用地址:
六角形半导体的天相芯HX77采用芯原Nano IP组合,打造超低能耗AR显示处理器
推荐阅读最新更新时间:2026-03-20 13:06
浙江大学-芯原智能图形处理器联合研究中心正式揭牌
摘要:双方强强联合,切实推动产业界乃至国家的技术创新 7月29日,浙江大学-芯原智能图形处理器联合研究中心揭牌仪式在浙江大学紫金港校区圆满举办。浙江大学CAD&CG国家重点实验室主任周昆教授、浙江大学副教授任重、浙江大学计算机图形学副教授侯启明与部分学生代表,芯原股份创始人、董事长兼总裁戴伟民博士、芯原股份高级副总裁,系统平台解决方案部总经理汪志伟、芯原股份人事行政副总裁石雯丽,以及芯原股份图形软件与算法工程师施泽丰共同出席了此次活动。 周昆教授为本次活动发表致辞。他表示,芯原股份与浙江大学在去年已达成协议,成立联合研究中心,因疫情缘故,揭牌仪式推迟到今日才正式举办。在过去的一年,联合研究中心的研究项目顺利开
[嵌入式]
六角形半导体舒杰敏:研发的每款芯片在细分市场中都无可对标
2024年8月19日,在“第四届滴水湖中国RISC-V产业论坛”上,合肥六角形半导体有限公司CEO舒杰敏表示,我们非常有信心在未来的十年当中,“元宇宙”将会给我们所有人的生活带来一个巨大的变化。 舒杰敏介绍,从市场的角度来讲,只有绝大部分人接受这种行为,才能让“元宇宙”真正到来。伴随而来的是大量的数据,这些数据需要通过“去中心化”进行存储,因此,理想当中的元宇宙背后是各种各样的连接、计算、仿真、人工智能、软件以及区块链这样的技术在做依托。 迄今为止,能够连接人和虚拟世界的窗口是AR/VR,但AR/VR设备距离“元宇宙”这个目标还很远。 实际上,AR/VR概念提出已有很长历史,最早可以追溯到六七十年前。201
[嵌入式]
芯原可扩展的高性能GPGPU-AI计算IP赋能汽车与边缘服务器AI解决方案
提供高算力密度的AI加速能力、多芯片扩展支持及3D堆叠内存集成能力 2025年6月9日,中国上海—— 芯原股份今日宣布其高性能、可扩展的GPGPU-AI计算IP的最新进展,这些IP现已为新一代汽车电子和边缘服务器应用提供强劲赋能 。通过将可编程并行计算能力与人工智能(AI)加速器相融合,这些IP在热和功耗受限的环境下,能够高效支持大语言模型(LLM)推理、多模态感知以及实时决策等复杂的AI工作负载。 芯原的GPGPU-AI计算IP基于高性能通用图形处理器(GPGPU)架构,并集成专用AI加速器,可为AI应用提供卓越的计算能力。其可编程AI加速器与稀疏感知计算引擎通过先进的调度技术,可加速Transformer等矩阵密集
[汽车电子]
芯原超低能耗NPU可为移动端大语言模型推理提供超40 TOPS算力
具备高能效比的架构,广泛适用于智慧手机和AI PC等终端设备 2025年6月9日,中国上海—— 芯原股份 今日宣布其超低能耗且高性能的神经网络处理器(NPU)IP现已支持在移动端进行大语言模型(LLM)推理,AI算力可扩展至40 TOPS以上。 该高能效NPU架构专为满足移动平台日益增长的生成式AI需求而设计,不仅能够为AI PC等终端设备提供强劲算力支持,而且能够应对智慧手机等移动终端对低能耗更为严苛的挑战。 芯原的超低能耗NPU IP具备高度可配置、可扩展的架构,支持混合精度计算、稀疏化优化和并行处理。其设计融合了高效的内存管理与稀疏感知加速技术,显著降低计算负载与延迟,确保AI处理流畅、响应迅速。该NPU支持数百种A
[网络通信]
芯原AI-ISP芯片定制方案助力客户智能手机量产出货
提供架构设计、软硬协同设计和量产支持,提升智能终端AI影像处理能力 2025年6月9日,中国上海—— 芯原股份近日宣布其AI-ISP芯片定制方案经由客户的智能手机产品已量产出货,再次彰显了芯原在AI视觉处理领域的一站式芯片定制服务能力。 芯原的AI-ISP定制芯片方案可集成自有或第三方的神经网络处理器(NPU)IP和图像信号处理器(ISP)IP,通过将传统图像处理技术与人工智能算法相结合,可显著提升图像与视频的清晰度、动态范围及环境适应能力等。该方案还可灵活选用RISC-V或Arm架构处理器,支持MIPI图像输入/输出接口,具备LPDDR5/4X内存集成能力,并兼容UART、I2C、SDIO等常用外设接口,可灵活部署于智
[手机便携]
芯原推出业界领先的车规级智慧驾驶SoC设计平台 提供从芯片设计、验证到车规认证的一站式定制化服务
2025年4月29日,中国上海—— 芯原股份近日宣布其车规级高性能智慧驾驶系统级芯片(SoC)设计平台已完成验证,并在客户项目上成功实施 。基于芯原的芯片设计平台即服务(Silicon Platform as a Service, SiPaaS)业务模式,该平台可为自动驾驶、智能驾驶辅助系统(ADAS)等高性能计算需求提供强大的技术支持。 芯原的芯片设计流程已获得ISO 26262汽车功能安全管理体系认证,可从芯片和IP的设计实现、软件开发等方面,为全球客户满足功能安全要求的车载芯片提供一站式定制服务。结合公司自有的丰富的车规级IP组合,以及完整的智慧驾驶软件平台框架,芯原可为客户提供从芯片设计、验证到车规认证的全流程支持,
[嵌入式]
破局AI眼镜性能、续航、成本“不可能三角”:芯原推出高集成度参考设计方案
在厂商各种宣发中,AI 眼镜未来畅想经常是围绕“随时随地与 AI 对话”展开。但现实是,这种“随时随地”的对话可能只能持续几十分钟。可以说,AI 眼镜历经数次迭代仍难破 “续航短、集成差” 的困局。 随着近些年低功耗技术和AI技术的发展演进,AI眼镜也迎来了新的发展阶段,行业逐渐发现:当前市场上还没有一款完全针对轻量级AI眼镜的高集成度并且满足AI眼镜全天候使用的解决方案。 芯原团队深耕可穿戴技术生态,直击全天候使用痛点,重磅推出高集成度参考设计方案,以软硬协同架构重新定义 AI 眼镜的 “持久力” 与 “智慧感”。 2025年4月16日,在“芯原可穿戴专题技术研讨会”上,芯原股份片上系统高级设计总监郝鹏鹏对辞工方案进行了
[半导体设计/制造]
芯原查凯南:“云边端”跨端协同,构建GenAI体验
当多模态大语言模型正赋予设备实时翻译、场景推理等颠覆性能力,我们却不得不直面一个难题:模型复杂度呈指数级攀升,而嵌入式设备的算力增长却相对缓慢。数百亿参数的计算需求,成为了技术从实验室走向现实的巨大阻碍。 2025年4月16日,在“芯原可穿戴专题技术研讨会”上,芯原股份 NPU IP 研发副总裁查凯南介绍了“神经级联”的概念,这是一种允许在设备之间进行计算的方案。同时,他还展示了如何从现有的LLM构建神经级联,并展示该系统如何将边缘设备和云设备协调在一起,以实现新的体验。 多模态AI的Token化挑战: 如何实现云边端系统? Tokenization,即Token通常被理解为一种编码形式。在大语言模型中,
[半导体设计/制造]