1 月 8 日消息,HBM 内存三大原厂之一的美光宣布,其位于新加坡的 HBM 内存先进封装工厂项目于当地时间今日破土动工,计划于 2026 年开始运营。这也是新加坡当地的首家此类工厂。
该工厂将从 2027 年开始大幅提升美光的先进封装总产能,以满足 AI 芯片行业不断增长的 HBM 内存需求。
美光总裁兼 CEO 桑杰・梅赫罗德拉 (Sanjay Mehrotra) 表示:
随着 AI 在各行各业的普及,对高级内存和存储解决方案的需求将继续强劲增长。在新加坡政府的持续支持下,我们对 HBM 先进封装工厂的投资加强了我们应对未来不断扩大的 AI 机会的地位。
出席本次活动的新加坡经济发展局执行委员会主席方章文表示:
我们欢迎美光的这项重大投资,这反映了它对新加坡作为全球半导体供应链关键节点的竞争力的信心。
这是新加坡第一个 HBM 高级封装设施,使我们能够为全球 AI 增长作出贡献。它扩大了新加坡与美光的合作伙伴关系,并进一步加强了新加坡的半导体生态系统。
美光表示其在新加坡的 HBM 先进封装长期投资规模将达 70 亿美元(IT之家备注:当前约 513.58 亿元人民币),初期将提供 1400 个工作岗位,未来将扩展至 3000 个岗位;该企业未来在新加坡的扩张计划也将支持 NAND 闪存的长期制造需求。

▲ 美光新加坡现有 NAND 闪存制造设施
关键字:美光 HBM 封装
引用地址:
美光新加坡 HBM 内存先进封装工厂动工,2026 年投运
推荐阅读最新更新时间:2026-02-03 11:24
美光确认启动“生产可用”版 12 层堆叠 HBM3E 36GB 内存交付
9 月 6 日消息,美光在本月发布的技术博客中表示,其“生产可用”(IT之家注:原文 production-capable)的 12 层堆叠 HBM3E 36GB 内存现正向主要行业合作伙伴交付,以在整个 AI 生态系统中进行验证。 美光表示,其 12 层堆叠 HBM3E 容量较现有的 8 层堆叠 HBM3E 产品高出 50%,允许 Llama-70B 这样的大型 AI 模型在单个处理器上运行,可避免多处理器运行带来的延迟问题。 美光 12 层堆叠 HBM3E 内存具有 9.2+ Gb/s 的 I/O 引脚速率,可提供 1.2+ TB/s 的内存带宽。美光同时还宣称该产品较友商 8 层堆叠 HBM3E 竞品功耗明显更低。 HB
[半导体设计/制造]
美光开始量产行业领先的 HBM3E 解决方案,加速人工智能发展
美光 HBM3E 比竞品功耗低 30%,助力数据中心降低运营成本 2024 年 3 月 4 日,中国上海 —— 全球内存与存储解决方案领先供应商 Micron Technology, Inc. 近日宣布已开始量产其 HBM3E 高带宽内存 解决方案 。英伟达 H200 Tensor Core GPU 将采用美光 8 层堆叠的 24GB 容量 HBM3E 内存,并于 2024 年第二季度开始出货。美光通过这一里程碑式进展持续保持行业领先地位,并且凭借 HBM3E 的超凡性能和能效为人工智能(AI)解决方案赋能。 HBM3E:推动人工智能革命 随着人工智能需求的持续激增,内存解决方案对于满足工作负载需求的增加至关重要。
[嵌入式]
消息称英伟达已向SK海力士和美光预购大量HBM3内存
除了大量预定台积电产能外,英伟达还斥巨资拿下了HBM3内存的供应合同。消息人士称,该公司从美光和 SK海力士那里预购了700亿至1万亿韩元的HBM3内存。虽然没有关于这些款项具体用途的信息,但业界普遍认为其目的在于确保2024年HBM供应稳定。 此外,还有业内人士透露,三星电子、SK海力士、美光三大存储公司明年的HBM产能已完全售罄。业界认为,由于AI行业半导体公司之间的激烈竞争,HBM市场预计将在未来两年内实现快速增长。 根据现有爆料信息,英伟达正准备推出两款配备HBM3E内存的产品:配备141GB HBM3E 的H200 GPU以及GH200超级芯片,因此英伟达需要大量HBM内存。 H200是目前世界上最强的AI芯片,也是世界
[半导体设计/制造]
美光第二代HBM3内存实现带宽、效率与速度的同时提升
美光旨在通过其最新一代高带宽内存 (HBM3) 技术实现高带宽、效率和速度之间的平衡。 美光科技最近宣布“业界首款”HBM3 Gen2内存芯片已进入样品阶段。随着生成式人工智能模型变得越来越普遍,设计人员必须克服人工智能内存在效率、成本和性能瓶颈。与传统内存解决方案相比,第二代 HBM3 具有独特的优势,因此可以解决其中一些痛点。 美光的 HBM3 Gen2 内存芯片可以提高密度和带宽,同时降低功耗并提高计算模块的效率。 图片由美光科技提供 最新的 HBM3 内存基于美光的 1β(1-beta)DRAM 工艺节点构建,最多允许 24 Gb 内存芯片堆叠成 8 或 12层3D 堆栈。 不仅提高了纯存储密度,还提高了带宽和
[嵌入式]
台积电升级 CoWoS 封装技术,计划 2027 推出 12 个 HBM4E 堆栈的 120x120mm 芯片
4 月 28 日消息,台积电近日在北美技术研讨会上宣布,正在研发 CoWoS 封装技术的下个版本,可以让系统级封装(SiP)尺寸增大两倍以上,实现 120x120mm 的超大封装,功耗可以达到千瓦级别。 根据台积电官方描述,CoWoS 封装技术继任者所创建的硅中介层,其尺寸是光掩模(Photomask,也称 Reticle,大约为 858 平方毫米)是 3.3 倍。 CoWoS 封装技术继任者可以封装逻辑电路、8 个 HBM3 / HBM3E 内存堆栈、I / O 和其他芯粒(Chiplets),最高可以达到 2831 平方毫米,最大基板尺寸为 80×80 毫米。消息称 AMD 的 Instinct MI300X 和 Nvidia
[半导体设计/制造]
AI 火热催生 HBM 需求,消息称三星电子有意引入 SK 海力士使用的 MUF 封装工艺
3 月 13 日消息,路透社表示,三星电子将采用竞争对手 SK 海力士主导的 MR-MUF(批量回流模制底部填充)芯片封装工艺,而非此前坚持使用的非导电薄膜(NCF)技术。 三位直接知情人士称,三星已经发出了处理 MR-MUF 技术的设备采购订单。“三星必须采取一些措施来提高其 HBM 良率…… 采用 MUF 技术对三星来说有点像是抛弃自尊心的决定,因为这相当于效仿了 SK 海力士的行为。” 有分析师表示,三星的 HBM3 芯片生产良率约为 10-20%,而 SK 海力士的 HBM3 生产良率约为 60-70%。随着 AI 行业的火热,业界对于 HBM3 和 HBM3E 需求越来越高,三星必须尽快做出改变。 消息人士称,三星还在与
[半导体设计/制造]
美光搭载 LPDDR5 uMCP封装产品为 5G 智能手机提供更强动力
内存和存储解决方案领先供应商 Micron Technology, Inc.(美光科技股份有限公司,纳斯达克股票代码:MU)宣布,开始出样业界首款同时搭载低功耗 DDR5 (LPDDR5) DRAM 的通用闪存 (UFS) 多芯片封装 (uMCP) 产品。这款 uMCP 产品为纤薄紧凑的中端智能手机设计提供了高密度、低功耗的存储解决方案。 美光的新款 uMCP5 封装采用了公司在多芯片封装方面的创新和前沿技术,集成了低功耗 DRAM、NAND 和板载控制器,其与双芯片解决方案相比,占用空间减少 40%。这种优化的架构可降低功耗,缩小内存芯片尺寸,支持更小、更灵活的智能手机设计。 美光移动产品事业部高级副总裁兼总经理 Raj
[焦点新闻]
美光用于高端手机的高密度多芯片封装产品
美光科技有限公司今天宣布,目前正推出业界密度最大的全集成式NAND多芯片封装(MCP)试用产品,这套解决方案含有16GB的多层单元(MLC)NAND,可供高端手机使用。该MCP产品充分利用美光业界一流的32Gb 34纳米多层单元NAND技术,从而使公司能够在单一封装中实现这样高的密度。
在超级移动PC与极为实用的全功能型智能手机之间新描绘出的中间地带,移动行业正在经历一次技术融合。这两类应用之间的界线越来越模糊,促使手机制造商不断提高存储容量和计算能力,以便整合更多特色功能和应用,同时还要保持纤巧的外形。为此,手机厂商将目光投向尖端的内存堆叠解决方案,希望采用单一封装形式,直接在线路板上实现高密度存储。
[手机便携]