[国嵌笔记][036][关闭MMU和CACHE]-电子工程世界

关闭MMU和CACHE

1.Cache是一种容量小，但存取速度非常快的存储器，它保存最近用到的存储器中数据的拷贝。按功能分为ICache（指令Cache）和DCache（数据Cache）

2.虚拟地址就是程序中使用的地址；物理地址就是物理存储单元中实际使用的地址。虚拟地址可以让进程使用更大的空间。MMU的作用就是完成虚拟地址到物理地址的转换

3.在处理器初始化阶段，为防止意想不到的错误，需要暂时关闭MMU和Cache

4.MMU和Cache都是通过CP15协处理器的R1（control register）M（0位）、C（2为）、I（12位）和R7的Invalidate I/D Caches来控制。可以忽略I位，因为下载到nand flash不涉及指令Caches。在ARM核的手册可以找到相关描述

5.第一步使ICahce和DCache失效，第二部关闭ICahce、DCache和MMU。

*名称：disable_cache_mmu

*描述：关闭cache和mmu

disable_cache_mmu:

mcr p15, 0, r0, c7, c7, 0 //使cache失效

mrc p15, 0, r0, c1, c0, 0 //载入c1到r0

bic r0, r0, #0x5 //清零(-C-M)

mcr p15, 0, r0, c1, c0, 0 //保存r0到c1

mov pc, lr

关键字：MMU CACHE 引用地址：[国嵌笔记][036][关闭MMU和CACHE]

上一篇：IMX6ULL学习笔记（3）——挂载NFS网络文件系统
下一篇：[国嵌笔记][037][点亮指路灯]

推荐阅读最新更新时间：2026-03-25 12:30

ARM协处理器CP15介绍

概述在基于ARM的嵌入式应用系统中，存储系统的操作通常是由协处理器CP15完成的。CP15包含16个32位的寄存器，其编号为0～15。而访问CP15寄存器的指令主要是MCR和MRC这两个指令。 MRC：协处理器寄存器到ARM处理器寄存器的数据传送指令（读出协处理器寄存器）。 MCR：ARM处理器寄存器到协处理器寄存器的数据传送指令（写入协处理器寄存器）。 1、指令格式 MRC{cond} p15, Opcode_1 , Rd , CRn , CRm , Opcode_2 MCR{cond} p15, Opcode_1 , Rd , CRn , CRm , Opcode_2 cond：为指令执行的条件码。当cond

[单片机]

ARM<font color='red'>协处理器</font><font color='red'>CP15</font>介绍

常见的五大ARM存储器之一：协处理器CP15

　　ARM存储系统有非常灵活的体系结构，可以适应不同的嵌入式应用系统的需要。ARM存储器系统可以使用简单的平板式地址映射机制（就像一些简单的单片机一样，地址空间的分配方式是固定的，系统中各部分都使用物理地址），也可以使用其他技术提供功能更为强大的存储系统。比如：　　· 系统可能提供多种类型的存储器件，如FLASH、ROM、SRAM等；　　· Caches技术；　　· 写缓存技术（write buffers）；　　· 虚拟内存和I/O地址映射技术。　　大多数的系统通过下面的方法之一实现对复杂存储系统的管理。　　· 使能Cache，缩小处理器和存储系统速度差别，从而提高系统的整体性能。　　· 使用内存映射技术实现虚拟空间

[单片机]

常见的五大ARM存储器之一：<font color='red'>协处理器</font><font color='red'>CP15</font>

26.核心初始化之关闭MMU和cache

下面看看ARM存储体系：可以看到速度最快的是处理器和内部寄存器，他们的数量很少，价格很昂贵。接着是TCM紧耦合存储器：cache和main memory。速度最慢的是外部存储介质：Flash和SD卡等。 CACHE：上面是两种访存的两种机制，一种是处理器直接访问主存，另一种是处理器-cache-主存。第一种中，处理器的速度相比主存是非常快的，所以两者的速度很不匹配。浪费了处理器的很多资源。第二种是为了改进第一种的缺陷，在处理器和主存之间增加了一种叫Cache的原件，cache的访问速度比主存快，比处理器慢了点，这样就缓和了第一种的资源浪费现象。其实在cache里存放的是主存的一些数据的拷贝：当处理器要访问主存里的数据

[单片机]

26.核心初始化之关闭<font color='red'>MMU</font>和<font color='red'>cache</font>

uboot-2011.12移植到S3C2440（三序）——MMU Cache/TLB/etc on/off functions

R1_I EQU (1 12) ;//Cache分开时，1 使能指令Cache，0 禁止使能Cache R1_C EQU (1 2) ;//禁止/使能数据Cache或整个Cache，1使能不含Cache返回0，不能禁止Cache返回1 R1_A EQU (1 1) ;//是否支持内存访问时地址对齐检查系统，1使能 R1_M EQU (1) ;//禁止/使能MMU 1使能 R1_iA EQU (1 31) R1_nF EQU (1 30) ;void MMU_EnableICache(void) EXPORT MMU_EnableICache MMU_EnableICache mr

[单片机]

ARM920T_内核MMU与cache应用分析

一、cache分类及应用场合 cache是内存和CPU之间的高速缓冲存储器，其分为icache（指令缓存）和dcache（数据缓存）。如果开启了cache，当CPU运行时会将正在运行的指令地址附近的指令或者数据调入cache，这样当运行下一条指令或用到下一条数据时直接从cache中查找，如果查找不到再访问内存，以此加快CPU执行速度。icache可以直接开启，而dcache需要开启MMU之后才能开启。在启动文件中开启icache的代码可以放在时钟速度配置完成之后，代码如下： bl enable_icache enable_icache: mrc p15, 0, r0, c1, c0, 0 orr r0,

[单片机]

ARM920T_内核<font color='red'>MMU</font>与<font color='red'>cache</font>应用分析

S5PV210 uboot中的 MMU代码分析(1)

1：经过上一节的分析，如果采用SECTION虚拟地址映射的话；程序员只需要做的事情： (1)　建立转换表，Tanslation Table； (2)　将TTB（转换表基地址Tanslation Table Base）写入协处理器CP15的C2寄存器，这里要注意转换表基地址为16K对齐的（因为4096*32bit=16K）所以TTB的bit0-bit13为0。 (3)　使能MMU，将CP15的C1寄存器0bit写1； (4)　设置域的访问权限；设置C3寄存器； CPU/MMU做的事情： (1)　CPU核心看到和用到的只是虚拟地址VA，至于VA如果去对应物理地址PA，CPU核心不理会，MVA是除CPU核心外的其他部分看到的虚拟地

[单片机]

S5PV210 uboot中的 <font color='red'>MMU</font>代码分析(1)

ARM MMU

这里总结MMU三大作用： 1.虚拟地址到物理地址的转换 2.Cache缓存控制 3.内存访问权限保护 Linux内核使用了三级页表PGD、PMD和PTE，对于许多体系结构而言，PMD这一级只有一个入口。 CPU访问内存时的硬件操作顺序 CPU访问内存时的硬件操作顺序，各步骤在图中有对应的标号： 1 CPU内核(图中的ARM)发出VA请求读数据，TLB(translation lookaside buffer)接收到该地址，那为什么是TLB先接收到该地址呢？因为TLB是MMU中的一块高速缓存(也是一种cache，是CPU内核和物理内存之间的cache)，它缓存最近查找过的VA对应的页表项，如果TLB里缓存了当前VA的页

[单片机]

S3C6410之uboot回炉再造（4）使能MMU

在上一篇中讲完了lowlevel_init中对相应模式的设置、在最后对MMU进行了初始化。那在这一篇就把使能MMU的过程描述了。　 1、设置访问域 1 after_copy:　　　　　　　　　　　　//这里怎么就after了、我们可还没有copy呢　　　　　　　　　　　　　　　　　　　　//剧透一下，后面会补充copy相关的代码，此处暂且跳过 2 #ifdef CONFIG_ENABLE_MMU　　　　// 3 enable_mmu: 4 /* enable domain access */ 5 ldr r5, =0x0000ffff 6 mcr p15, 0, r5, c3, c0, 0

[单片机]

热门资源推荐
热门放大器推荐

小广播

热门活动

换一批

■你晒单我买单2026第1期报名中，DigiKey得捷带您畅享好物！

■有奖直播：AI基础设施技术测试周

■免费申请《一本书讲透汽车功能安全：标准详解与应用实践》，挑战《ISO26262标准》共读，赢好礼

■装备焕新月：e络盟Multicomp Pro系列产品，小投入，大升级 —— 装备焕新惊喜体验