首先说一下,S3C2440 存储器空间并不包括NAND FLASH ,NAND FLASH只是一个外设而已。
S3C2440存储器控制器的寻址范围是0~0x3fff ffff,共1G。这1G空间分为8个BANK,BANK0~BANK7。
在产品开发阶段,一般使用BANK0控制NOR FLASH,BANK6控制SDRAM;对于成品,则会去掉NOR FLASH,而将固件放在NAND FLASH上,SDRAM不变。
对于代码存储,如NOR FLASH,是没有必要访问到具体字节;而对于SDRAM,因为可能保存有字节变量,必须得支持访问到字节。这里就说一下,在32位总线宽度下,存储器控制器是如何访问SDRAM的字节的。
比如,使用两片16位的SDRAM组成32位宽度的数据总线。 S3C2440的地址线A0、A1不再使用, S3C2440提供了DQM0、 DQM1、 DQM2和 DQM3来选通某个字节(猜想: DQM0、 DQM1、 DQM2和 DQM3是由 A0、A1经内部译码器而得 ,这样可以节省外部元件)。再把SDRAM的行、列地址展开,再加上 SDRAM BANK的选择线,其实SDRAM就完全可以看做一片SRAM了 。
关键字:S3C2440 存储器控制器
引用地址:
S3C2440 存储器控制器分析
推荐阅读最新更新时间:2026-03-20 11:35
拍字节铁电随机存储器PB85RS128C替代FM25V01-G用于汽车尾门控制器
在诸多工业、汽车等对产品可靠性有高要求的应用场景中,如BMS,会使用存储器来储存系统中的重要信息,这得益于存储器本身的特性,数据保存期限久、耐久性出色、擦写次数高。FRAM在众多存储产品中脱颖而出,越是对使用有限制、有要求的场景,就越会使用FRAM来存储系统中的重要信息,在一汽车尾门控制器中,就有使用拍字节的PB85RS128C,本文将详细介绍相关参数及应用。 PB85RS128C是一种标准的FRAM(铁电随机存取存储器),使用SPI接口进行通讯,工作电压宽为2.7-3.6V,提供低功耗和低待机电流,待机电流最大值为10μA,提供8引脚SOP封装,工作频率为25MHz,工作电流最大5mA,内存为128Kb,最高100万次擦写循
[嵌入式]
ST 发布新STM32G0微控制器,增加USB和CAN接口和更大存储器
意法半导体发布新STM32G0微控制器,增加USB-C全速双模端口、CAN FD接口和更大容量的存储器 中国,2021年7月8日——意法半导体 STM32G0* 系列Arm® Cortex®-M0+ 微控制器 (MCU)新增多款产品和更多新功能,例如,双区闪存、CAN FD接口和无晶振USB全速数据/主机支持功能。 对于注重预算的应用,新的STM32G050超值产品线、STM32G051和STM32G061主流产品线增加了丰富的模拟功能和最大容量18KB 的 RAM存储器,以及多达 48 引脚且售价极具竞争力的封装。 此外,STM32G0B0 超值产品线、STM32G0B1和STM32G0C1主流产品线给STM3
[单片机]
快速学Arm(42)--外部存储器控制器(3)
我们看一个EMC的时序设置的例子: EMCStaticConfig0=0x0; //禁止页模式 EMCStaticWaitWen0=0x0; //写使能延时为1cclk EMCStaticWaitWr0=0x1F; //延时33cclk写 EMCStaticWaitOen0=0x0; //输出使能延时为1cclk EMCStaticWaitRd0=0x1F; //延时为33cclk读 EMCStaticWaitPage0=0x0; //页读模式延时为1cclk EMCStaticWaitTurn0=0x0; //总线空闲为1cclk 我并没有去仔细的查手册来看每一个寄
[单片机]
STM32的FSMC灵活静态存储器控制器
FSMC(Flexihie Static Memory Controller)模块只适用于大容量产品。 FSMC模块能够与同步或异步存储器和16位PC存储器卡接口,主要将AHB传输信号转换到适当的外部设备协议,满足访问外部设备的时序要求。 存储器接口包括: ① SRAM静态随机存储器 ② ROM只读存储器 ③ NOR闪存 ④ PSRAM(4个存储块) ⑤ 两个NAND闪存块 ⑥ 16位PC卡 STM32之所以能够支持NOR FLASH和NAND FLASH两类访问方式完全不同的存储器扩展,是因为FSMC内部实际包括NOR FLASH和NAND / PC Card两个控制器,分别
[单片机]
基于当代DRAM结构的存储器控制器设计
基于当代DRAM结构的存储器控制器设计 1、引言 当代计算机系统越来越受存储性能的限制。处理器性能每年以60%的速率增长,存储器芯片每年仅仅增加10%的带宽,本文就如何设计一种符合当代DRAM结构的高效存储器控制器进行研究。 本文第二部分介绍当代DRAM结构特点;第三部分介绍存储器控制器结构以及调度算法;第四部分介绍模拟环境以及性能表现。 2、当代DRAM结构 为了提高存储器的性能,存储器控制器的设计必须充分利用当代DRAM的特点。DRAM是3D的存储器(体行列),每个体独立于其他体操作并且一次存取整行。当存储阵列的一行被存取(行激活),存储阵列的整行被传输到这个体的行缓冲。当一行在行缓冲中处于激活态,任何的读写(列存
[模拟电子]
意法半导体展示安全微控制器和射频存储器尖端技术
香港,2011年3月29日 ——意法半导体(STMicroelectronics,简称ST)在2011年3月29-30日在香港举办的亚洲智能卡展上展示公司的“安全、可持续和尖端”技术。意法半导体将展出用于NFC移动支付、M2M、公共交通和嵌入式系统的安全微控制器和射频存储器以及解决方案。 随着数字技术和移动应用的日益普及,数据信息市场呈现指数增长,市场对便利性和安全性更高的产品的需求更加强烈。智能卡应用非常广泛,例如,银行业、电子身份识别、电子政务、公共交通、移动通信、近距离通信(NFC)、付费电视、信息技术安全、防盗保护等。 意法半导体大中华区与南亚区市场总监Damien Leconte表示:“让社会更有效地运转
[半导体设计/制造]
基于USB接口的ARM9微控制器外部存储器下载工具— MOLY-DO
目前市场上部分ARM系列微控制器没有自带烧写外部存储器的bootloader或者只能通过串口等实现对各种存储器的烧写。鉴于串口速度过慢、产品批量生产等原因,我们可以开发一个通过 USB 接口,对 ARM9微控制器(本文以 LPC3250 为例) 的外部存储器进行读写操作,实现映像文件烧写的 USB 下载工具 — MOLY-DO 。 MOLY-DO 分为两个部分,其一为上位机,即常用的 Windows 应用程序,提供对 LPC3250 的各种操作;其二为下位机,即可独立运行在 LPC3250 上的固件程序,它包括 LPC3250 各种外围设备的驱动程序以及下位机主体 USB Device 子系统。
硬件
[嵌入式]
用中档FPGA实现高速DDR3存储器控制器
引言 由于系统带宽不断的增加,因此针对更高的速度和性能,设计人员对存储技术进行了优化。下一代双数据速率(DDR)SDRAM芯片是DDR3 SDRAM。 DDR3 SDRAM具有比DDR2更多的优势。这些器件的功耗更低,能以更高的速度工作,有更高的性能(2倍的带宽),并有更大的密度。与DDR2相比,DDR3器件的功耗降低了30%,主要是由于小的芯片尺寸和更低的电源电压(DDR3 1.5V而DDR2 1.8V)。 DDR3器件还提供其他的节约资源模式,如局部刷新。与DDR2相比,DDR3的另一个显著优点是更高的性能/带宽,这是由于有更宽的预取缓冲(与4位的DDR2相比,DDR3为8位宽),以及更高的工作时钟频率。然而,
[嵌入式]