复杂医疗系统中信号完整性测试挑战的应对之道

发布者:EE小广播最新更新时间:2024-05-16 来源: EEWORLD作者: 是德科技医疗解决方案市场经理Lorie Jurkovich关键字:是德科技  医疗  信号完整性  测试 手机看文章 扫描二维码
随时随地手机看文章

image.png?imageView2/2/w/1000


在高速数字技术的推动下,各种复杂的医疗系统快步发展,这也使得医疗领域的诸多服务在性能、精度和效率上大幅提升。医学成像系统在骨科、产科、神经科、心脏病学等各个医疗领域的早期检测和诊断中发挥着至关重要的作用。手术机器人、医院专用机器人和远程医疗系统可以辅助医疗从业者检测和诊断病情,提升护理质量,甚至延长患者的生命。上述所有功能都需要通过高速数字信号来实现,这也就意味着整个系统的信号完整性极其重要。


软件创新催生出更多高速数字硬件


由软件驱动的智能自动化功能,为这些复杂的医疗系统提供了主要价值。医疗设备中的软件能够处理和去除影像中的噪点,生成 3D 影像,并训练和使用神经网络来对图像进行分割与分类。例如,核磁共振成像(MRI)使用的软件算法能够识别并突出显示肿瘤或骨折等异常情况,帮助放射科医生做出诊断。


随着软件的使用日益增多,这些复杂的医疗系统便能够部署到越来越具有挑战性的应用中。在这些应用中,出色的可靠性、速度和低时延对于保障客户安全至关重要。这就意味着设备的数字硬件性能必须提升,以便实现更快的数据检测、数据采集和信号处理,因而需要有更多更快的数字处理器和影像着色处理器、更高速的存储器、更快的时钟速率、更高的帧速率、更快的互连以及先进的数字逻辑技术和多电平信令方案,包括 PAM4、PAM8、PAM16 和非归零(NRZ)逻辑。此外,近年来网络安全威胁日益严重,监管机构也对保护患者隐私提出了严格要求,这些因素都推动着整个行业采用数字硬件来完成数据混淆、加密和有效性检查等任务。


高速数字硬件的增加给测试带来了挑战


大量使用高速数字硬件带来了复杂的测试挑战,具体表现在以下几个方面。低比特误码率可能会影响患者的安全和医疗设备的可靠性,因此如何识别低比特误码率非常关键。数据量的增加意味着,即使比特误码率很低,也可能导致大量误码,因为误码会随时间迅速累积。医学诊断在很大程度上依赖于系统各个元器件之间传输数据的准确性。例如,在 MRI 或 CT 扫描仪等用于诊断的成像系统中,数据传输或处理过程中的错误会导致由大量数字数据生成的影像失真等问题,有可能造成误诊。


在高速数字硬件中,PCB 电路板上的元器件密度增加,意味着布线空间的减少,必然导致电路板层数的增加,测试难度也会随之加大。元器件的封装设计越紧凑,功率密度就越高,可能造成电路板局部发热。然而,医疗设备需要精密的温度控制,才能保障设备功能和患者安全,不完善的热管理可能导致过热、元器件故障或温度升高引发的性能下降。


高速数字硬件还带来一些额外的测试挑战。由于时钟速率和数据传输速率的提高,眼图对信号噪声和抖动的容许误差会变小。具有更多过孔的多层电路板需要通过复杂的制造工艺来提高信号完整性。此外,元器件密度的提升要求走线宽度变窄,与较宽的设计相比,出现意外开孔的可能性会增加。由于布线的空间被压缩,发生串扰的可能性会更大,因为磁场可能在整个回路上产生感应电压,而电场则可能形成寄生电容。


在设备制造前进行仿真不可或缺


为了应对高速数字硬件面临的测试挑战,降低医疗系统中的风险,在将设计交付生产制造之前,对电路板运行进行仿真这个环节至关重要。虽然仿真可能无法发现所有潜在问题,却能够尽最大可能排查出更多问题,在这方面发挥着重要作用。在生产制造前对器件进行仿真具有以下几个优势。它有助于提高电路板的实际性能,缩减反复设计硬件原型的次数,从而节省时间和成本。仿真还能加快原型的开发速度,尽量避免对电路板进行计划外的修改、测试和记录。通过仿真还可以排除可能被误认为是故障的错误信号,从而快速推进固件和软件测试。除此之外,解决这些问题对于 PAM4、PAM8、PAM16 和 NRZ 等高级数字逻辑协议有着至关重要的意义,因为这些协议对信号质量波动的容许误差比较小。


使用仿真软件可以对复杂的高速 PCB 电路板进行信号完整性分析。图 1 展示了一个使用仿真软件分析抖动对眼图影响的示例。通过使用仿真软件可以同时表征信号网和功率网的损耗和耦合。仿真软件还能帮助用户提取并无缝传输准确的电磁(EM)模型,以便在 ADS 瞬态和通道模拟器中使用。用户还可以通过仿真软件在进行 EM 提取之前快速检查走线阻抗,进而节省时间。这样可以降低患者的隐私数据或影像出现错误的风险。


image.png?imageView2/2/w/1000

图 1:利用仿真软件分析抖动对眼图的影响。


在 PCBA 打样加工完成后进行信号完整性测量意义重大


工程师即便使用了信号仿真软件,也极其谨慎地完成了布线和印刷电路板组件(PCBA)打样加工,但考虑到多方面的原因,工程师仍然需要在加工制造之后,使用示波器来测量电路板的信号完整性。虽然遵循了技术指标和规格要求,但元器件内部还是会存在一些变化,而信号完整性分析软件无法完整地说明其原因。此外,元器件通常具有固有的阻抗、电容和电感等寄生模拟特性,这些特性都没有对应的技术指标。表面贴装(SMT)器件的贴装工艺容易受到各种变化的影响,可能导致焊盘上的元器件偏离中心位置。此外,钢网工艺可能无法始终如一地形成完美的焊料块,在持续使用之下,焊料堆积的尺寸会缩小。长此以往,焊料的化学成分和特性可能会发生细微变化,影响铜焊盘和 SMT 器件之间的焊点结合。另外,回流炉内的正常波动会影响焊料的回流特性。即使在焊接点上建立了电气连接,焊接的牢固度也可能不够,存在翼形部件缺失焊脚、板载无源 SMT 电阻器、球栅阵列(BGA)接头枕头效应等现象。在制造完成后使用示波器有助于全面评估和解决这些因素可能导致的信号完整性问题。


image.png?imageView2/2/w/1000

图 2:示波器分析信号完整性问题。


通过示波器可让工程师了解复杂设计中错综复杂的相互作用。如图 2 所示,示波器能够同时测量多达八个通道,从而快速检查加工生产出来的 PCBA 是否存在信号完整性问题。工程师通过使用示波器可进行逻辑分析、实时频谱分析(RTSA)、串行协议分析、波形生成、频率响应和相位噪声测试。由于医疗系统对数据通信速度有较高的需求,因此会使用较高的数据传输速率和间距较小的并行数据通道。如此一来,电磁耦合(即串扰)会增加。此外,电源会对它们所驱动的数据通道产生噪声和抖动之类的干扰;反过来,数据相关噪声也会对电源产生影响,例如同步开关噪声(SSN)就会导致接地反弹。示波器能够检测和量化串扰,判断主要是哪些干扰源导致了串扰,还能检测和诊断抖动、垂直噪声和相位噪声。


结语


高速数字技术在成像、诊断、远程医疗、个性化医疗和患者护理等领域助力实现了一系列先进功能,彻底改变了复杂的医疗系统,带来了更高效、更有效和以患者为中心的医疗服务。打造高速数字医疗系统始终是一项挑战。随着数据传输速率和影像分辨率的提高,再加上边缘计算被越来越多地嵌入到系统当中,要想保持与应用相匹配的信号完整性,工程师所面临的难度也不断加大。通过在 PCB 电路板加工制造前使用仿真软件,以及在加工制造后使用带有强大软件功能的示波器,就可以把具备所需功效和安全性的产品推向市场,降低患者所面临的风险。 



关键字:是德科技  医疗  信号完整性  测试 引用地址:复杂医疗系统中信号完整性测试挑战的应对之道

上一篇:泰克先进半导体开放实验室再升级,开启功率器件测试新篇章
下一篇:泰克先进半导体开放实验室升级,助力中国第三代半导体腾飞

推荐阅读最新更新时间:2026-03-19 20:02

是德科技新推出Type C测试夹具提供业内最高信号完整性
帮助工程师对采用 TYPE C连接器技术的器件进行验证和调试,业内最高信号完整性的Type C测试夹具,帮助工程师顺利验证和调试 USB 3.1 10Gbps 、DP Alt 、MHL Alt、TBT Alt的设计 N7015A 夹具可提供 S 参数模型,让工程师更精确地测量他们的器件特性 是德科技公司(NYSE:KEYS)日前宣布推出提供业内最高信号完整性的Type C测试夹具,用于通用高速差分总线探测。Keysight N7015A 高速测试夹具支持高达 30 GHz 的带宽性能,使工程师能够顺利地验证和调试 USB 3.1 10Gbps 、DP Alt 、MHL Alt、TBT Alt的设计。 随着 PC、
[测试测量]
一文讲透高速信号完整性分析和测试
高速IEEE ETH以太网主流速率已经从10G支持到100G、200G、400G、800G以及未来的1.6T,消费电子类的高速总线USB3/4/PCIE6的信号速率已经覆盖了从2.5G到64Gbps的速率范围,高速FPGA的串行高速接口速率则从8Gbps猛增到28Gbps,DSP和ADC/DAC从3Gbps过渡到32Gbps。 随着数字电路工作速度的提高,PCB、连接器、背板上信号的传输速率也越来越高,其中串行数据通信在传输中占据主导地位。按照最严格性能标准制造的拥有精密设计的各种高速互连的PCIE/ETH/VPX背板,以及高速线缆,在当今社会对于高速信号需求普遍存在的大背景下变得至关重要。背板是嵌入式系统中的通信主干,必须按
[测试测量]
一文讲透高速<font color='red'>信号完整性</font>分析和<font color='red'>测试</font>
如何测试信号完整性,有哪些实现方法
信号完整性测试的手段有很多,主要的一些手段有波形测试、眼图测试、抖动测试等,目前应用比较广泛的信号完整性测试手段应该是波形测试,即使用示波器测试波形幅度、边沿和毛刺等,通过测试波形的参数,可以看出幅度、边沿时间等是否满足器件接口电平的要求,有没有存在信号毛刺等。 信号完整性的测试手段主要可以分为三大类,下面对这些手段进行一些说明。 1. 抖动测试 抖动测试现在越来越受到重视,因为专用的抖动测试仪器,比如TIA(时间间隔分析仪)、SIA3000,价格非常昂贵,使用得比较少。使用得最多是示波器加上软件处理,如TEK的TDSJIT3软件。通过软件处理,分离出各个分量,比如RJ和DJ,以及DJ中的各个分量。对于这种测试,选择的示波
[测试测量]
DDR3总线信号完整性测试需要关注4点
那么DDR总线的测试实际应该需要多少带宽的示波器(最小要求)? 因为Jedec规范没有给出最快的上升/下降时间,下表是基于芯片的分析和实际的情况得出的结果: 当正确选择示波器后,我们测试DDR3总线需要关注4点: 1. 探测 如何正确的探测是测试DDR3的难点所在。 针对嵌入式系统,建议在PCB设计过程中,做可测性设计,即规划好准备测试那些信号,然后留出测试点(包括测试点附近的接地点),测试点要尽量靠近DRAM IC管脚处,因为Jedec规范的位置是BGA焊球的位置。 另外一种方法是使用BGA探头适配器(前面文章有介绍),这是最可靠的方法,但是加工是其难点。 针对计算机系统,建议使用BGA探头适
[测试测量]
DDR3总线<font color='red'>信号完整性</font><font color='red'>测试</font>需要关注4点
信号完整性分析基础系列之三--串行数据测试中的CDR
在当今的GHz速率的串行数据测试中,眼图和抖动测试是最重要的两个测试项目。眼图和抖动测量中,测试仪器必须从待测试信号中恢复参考时钟,用该时钟同步和采样数据。因此,恢复时钟的方法会直接影响眼图和抖动测试结果,各种串行数据标准都规定了抖动测量中时钟恢复电路CDR的参数,正确的设置测试仪器的CDR参数才可以使测量结果与芯片接收端的实际性能保持一致。 下图1所示为某串行数据链接的系统图,在Fibre Channel、Gigabit Ethernet、SDH等串行链路中都采用了这样的架构。发送端(TX)发送的信号通过信道传输到接收端(RX)后,收发器芯片RX部分的时钟恢复电路从串行数据中恢复出时钟,用恢复的时钟来同步串行数据,进行采样
[测试测量]
常用信号完整性测试手段和在设计的应用
信号完整性设 计在产品开发中越来越受到重视,而信号完整性的测试手段种类繁多,有频域,也有时域的,还有一些综合性的手段,比如误码测试。这些手段并非任何情况下都适 合使用,都存在这样那样的局限性,合适选用,可以做到事半功倍,避免走弯路。本文对各种测试手段进行介绍,并结合实际硬件开发活动说明如何选用,最后给出 了一个测试实例。 信号完整性的测试手段很多,涉及的仪器也很多,因此熟悉各种测试手段的特点,以及根据测试对象的特性和要求,选用适当的测试手段,对于选择方案、验证效果、解决问题等硬件开发活动,都能够大大提高效率,起到事半功倍的作用。 信号完整性的测试手段 信号完整性的测试手段主要可以分为三大类,如表1所示。表中
[电源管理]
常用<font color='red'>信号完整性</font>的<font color='red'>测试</font>手段和在设计的应用
高速FPGA系统的信号完整性测试和分析
1. 引言 随着FPGA的设计速度和容量的明显增长,当前流行的FPGA芯片都提供高速总线,例如DDR内存总线,PCI-X总线、SPI总线;针对超高速的数据传输,FPGA通过集成SerDes提供高速串行IO,支持各种诸如PCI-E、GBE、XAUI等高速串行总线协议,为各种不同标准的高速传输提供极大的灵活性。典型的高速FPGA器件提供的每一条物理链路的速度从200Mbps到高达10Gbps,高速IO的测试和验证更成为传统专注于FPGA内部逻辑设计的设计人员面临的巨大挑战。这些挑战使设计人员非常容易会把绝大部分设计周期时间放在调试和检验设计上。 为了加速对于FPGA中高速并行和串行总线的调试和验证,它需要使用新
[测试测量]
高速FPGA系统的<font color='red'>信号完整性</font><font color='red'>测试</font>和分析
是德科技高性能误码仪:架构设计与测试原理深度剖析
引言 传输数字信息时,一切都归结为比特。比特是二进制数字 —— 表示 1 或 0 的东西。比特被传输,通过网络和系统以及不同的设备,并接收到比特。有时,由于链路不稳定等原因造成的发送数据和接收数据不一致。与发送方式不同。所有 1 都不会以 1 的形式出现,所有 0 都不会以 0 的形式出现。这些称为 比特错误或者产生误码。 测量误码的行业标准方法是误码率(Bit Error Rao,以下简称“BER”)。BER是衡量系统性能的最基本指标。用错误的位数比上发射的总位数。BER 测量允许您证明您的设备符合性能规格。举个例子,良好 BER 的是 1 x 10-12(1E-12),不合格的 BER 可能是 1 x 10-2(1E-
[测试测量]
<font color='red'>是德科技</font>高性能误码仪:架构设计与<font color='red'>测试</font>原理深度剖析
小广播
最新测试测量文章
厂商技术中心

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 信号源与示波器 分析仪 通信与网络 视频测试 虚拟仪器 高速串行测试 嵌入式系统 视频教程 其他技术 综合资讯

索引文件: 4 

词云: 1 2 3 4 5 6 7 8 9 10

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved