Cadence 采用下一代低功耗 DRAM 和 Microsoft RAIDDR ECC 技术,为人工智能应用提供企业级可靠性

发布者:EE小广播最新更新时间:2026-01-19 来源: EEWORLD关键字:Cadence  低功耗  DRAM  算法  Microsoft  ECC  人工智能 手机看文章 扫描二维码
随时随地手机看文章

业界首款专为数据中心设计、采用 RAIDDR ECC 算法的 LPDDR5X IP 系统解决方案


中国上海,2026 年 1 月 19 日 —— 楷登电子(美国 Cadence 公司,)近日宣布,推出业界首款专为企业与数据中心应用设计的高可靠性 LPDDR5X 9600Mbps 内存 IP 系统解决方案。该创新方案融合了 Cadence 经过量产验证的 LPDDR5X IP 与微软的先进冗余独立双倍数据速率阵列(RAIDDR)纠错码(ECC)编码方案,实现了兼具高性能、低功耗与稳健可靠性的强强组合。微软已成为首个部署该新款系统解决方案的客户。


在 AI 基础设施构建浪潮中,LPDDR5X 凭借其在处理 AI、HPC 及其他内存密集型工作负载方面的卓越能效与性能,正逐渐受到数据中心的青睐。尽管基于 LPDDR5X 的系统能降低功耗并缩短运行时间,但超大规模数据中心运营商始终面临一种困境,即功耗、性能、面积(PPA)与 DDR5 内存的可靠性、可用性、可维护性(RAS)难以兼得。


新推出的这一内存 IP 系统解决方案基于 LPDDR5X DRAM 技术,在紧凑封装中保持了 PPA 优势,同时实现了企业级 RAS。该解决方案支持高达 9600Mbps 的数据传输速率,其边带 ECC 性能可媲美传统 DDR5 ECC 实现方案,堪称数据中心应用的理想之选。


该方案的核心是微软的 RAIDDR ECC 编码方案——一种新一代纠错算法,它实现了接近单颗粒数据校正(SDDC)的精度,以极低的逻辑开销实现业界领先的准确度与故障检测能力。RAIDDR 的防护级别等同于传统 DDR5 RDIMM 应用中基于符号的 ECC 算法。


该款新内存系统解决方案的核心优势包括:


• 支持采用 LPDDR5X DRAM 的 40 比特通道

• 兼具 9600Mbps 高性能与低功耗特性

• 企业级 RAS 性能,可靠性媲美 DDR5 标准的基于符号的 ECC 技术

• 支持边带 ECC,最大化通道带宽利用率

• 紧凑型封装设计,适配空间有限的系统


“我们的 LPDDR5X 9600Mbps 系统解决方案标志着面向企业和数据中心市场的内存创新达到了重要里程碑,”Cadence 高级副总裁兼芯片解决方案事业部总经理 Boyd Phelps 表示,“通过将 LPDDR5X 的高速和能效优势,与微软 RAIDDR ECC 创新技术的可靠性相结合,我们交付的解决方案在高性能、低功耗内存系统领域实现了突破。”


“微软很荣幸推出 RAIDDR——新一代企业级 DRAM 符号级 ECC 算法。该算法能提供卓越的准确性与可靠性,”微软系统规划与架构企业副总裁 Saurabh Dighe 表示,“通过与 Cadence 合作并借助其 LPDDR5X 系统 IP,我们正在推动行业采用高性能、低功耗的数据中心解决方案。”


Cadence 的内存 IP 解决方案以完整子系统解决方案的形式提供,专为高性能 AI 训练和推理应用而设计。2025 年 7 月,Cadence 推出了业界首款运行速率达 14.4Gbps 的 LPDDR6 内存 IP 系统解决方案,为客户未来的性能升级提供了强大的技术路线图。Cadence 为 HPC 和 AI 应用提供了全面的、经过硅验证和 PPA 优化的内存与接口 IP 产品组合,包括关键行业标准的最新版本,如 LPDDR、HBM、DDR5、PCI Express®(PCIe®)、Universal Chiplet Interconnect Express™(UCIe™)、UALink、Ultra Ethernet 以及高速以太网,还提供包含验证 IP 且支持小芯片(chiplet)技术(包括 3D-IC)的各种广泛解决方案。


关键字:Cadence  低功耗  DRAM  算法  Microsoft  ECC  人工智能 引用地址:Cadence 采用下一代低功耗 DRAM 和 Microsoft RAIDDR ECC 技术,为人工智能应用提供企业级可靠性

上一篇:如何用 STM32 FLASH 实现等效 100 万次擦写的 EEPROM 功能?
下一篇:AI智能后视镜中嵌入式存储芯片的应用

推荐阅读最新更新时间:2026-03-25 16:39

基于固态存储器的ECC算法分析及实现
  评价存储器的一个重要指标就是它的可靠性,在一般的数据存储中,几个位的错误可能不是很关键的问题,如果但是发生在某个敏感的数据上,这个小小的故障可能会导致严重的后果。因此,必须采取一些措施来及时检出并纠正出错的数据。目前常用的方法有:奇偶校验、CRC校验、重复码校验等。   ECC校验是在奇偶校验的基础上发展而来的,它将数据块看作一个矩阵,利用矩阵的行、列奇偶信息生成ECC校验码。它能够检测并纠正单比特错误和检测双比特错误,但对双比特以上的错误不能保证检测。它克服了传统奇偶校验只能检出奇数位出错、校验码冗长、不能纠错的局限性。文中在高速大容量固态存储器的硬件结构基础上,详细介绍了ECC校验码的生成规则以及ECC校验流程,并用C
[嵌入式]
美光低功耗 DDR5 DRAM 芯片,助力摩托罗拉智能旗舰手机edge+
内存和存储解决方案领先供应商 Micron Technology Inc.(美光科技股份有限公司,纳斯达克股票代码:MU)今日与摩托罗拉公司联合宣布,摩托罗拉新推出的motorola edge+ 智能手机已搭载美光的低功耗 DDR5(LPDDR5)DRAM 芯片,从而为用户带来完整的 5G 体验。美光与摩托罗拉紧密协作,依托高带宽的内存及顶级处理性能,使 edge+ 手机能充分利用 5G 网络的速度。 motorola edge+ 搭载了业界领先的美光12GB LPDDR5 DRAM 内存,为用户带来流畅、无延迟的体验。得益于5G所具备的更快传输速度和更低延迟等特性,该款手机为包括网络游戏和娱乐直播在内的云应用带来性能提升。 美光
[手机便携]
Cadence Incisive Enterprise Simulator将低功耗验证效率提升30%
【中国,2013年5月14日】全球电子设计创新领先企业Cadence设计系统公司(NASDAQ: CDNS),近日推出新版本Incisive Enterprise Simulator,该版本将复杂SoC的低功耗验证效率提高了30%。13.1版的Cadence® Incisive® Enterprise Simulator致力于解决低功耗验证的问题,包括高级建模、调试、功率格式支持,并且为当今最复杂的SoC提供了更快的验证方式。 Incisive SimVision Debugger的最新调试功能对复杂的文本式功率意图标准提供了简单明了的交互式调试方式。其他仿真器的改进包括额外的SystemVerilog支持,更快的编译连接,使得
[单片机]
中芯国际将采用Cadence公司 DFM 和低功耗Silicon Realization技术作为构建其65纳米参考流程
Cadence设计系统公司 (NASDAQ: CDNS),今天宣布中国最大的半导体晶圆厂中芯国际集成电路制造有限公司(中芯国际,纽约证券交易所交易代码:SMI,香港联交所交易代码:0981.HK),已经将Cadence® Silicon Realization产品作为其65纳米参考流程4.1版本(Reference Flow 4.1)可制造性设计(DFM)以及低功耗技术的核心。以Cadence Encounter Digital Implementation System为基础,两家公司合作为65纳米系统级芯片(SoC)设计提供了一个完整的端到端的Silicon Realization流程。 经过严格评估,中芯国际选
[半导体设计/制造]
Cadence推出基于SMIC 65 纳米低功耗设计流程
全球电子设计创新领先企业Cadence设计系统公司(NASDAQ: CDNS)今天宣布推出一款全面的低功耗设计流程,面向基于中芯国际集成电路制造有限公司(中芯国际”,纽约证交所股份代号:SMI;香港联合交易所股票代码: 0981.HK)65纳米工艺的设计工程师。该流程以Cadence®低功耗解决方案为基础,通过使用一个单一、全面的设计平台,可以更加快速地实现尖端、低功耗半导体产品的设计。 “目前,功耗已成为一个关键的设计制约因素,从技术和成本的角度来说,它同时序和面积一样重要”,SMIC设计服务中心副总裁刘明刚表示,“SMIC-Cadence Reference Flow 4.0具有先进的自动化低功耗设计功能,能够满
[半导体设计/制造]
Cadence携手ARM提供多核与低功耗器件的参考方法学
美国加州圣荷塞及英国剑桥2007年12月5日 ——Cadence与ARM 今天宣布推出两种由它们联合开发的新的实现参考方法学,一种用于ARM11(TM) MPCore(TM)多核处理器,另一种用于ARM1176JZF-S(TM)处理器的低功耗实现,后者集成了ARM Intelligent Energy Manager (IEM(TM))技术。 基于ARM1176JZF-S处理器的低功耗参考方法学提供了支持IEM技术所需的增强特性,并支持IEM技术采用的动态电压(Dynamic Voltage)和频率调节(Frequency Scaling (DVFS)硬件方法。IEM技术已被证明可减少超过60%的CPU能耗。 这些参考方法学包容
[新品]
Cadence专家:步步解读低功耗IC 设计
消费电子的蓬勃发展,对低功耗技术提出了更为苛刻的要求——在更小空间集成更多功能,而且要求更长的待机时间。乍一看来,这似乎是个悖论:功能的增多意味着功耗的增大,虽然电池每5年提高30%的性能,也远远不能缓解市场对低功耗的需求。聪明的厂商通过不断的技术革新,为我们的消费类产品带来一轮又一轮的技术奇迹。 工艺节点前进,泄露功率凸显 CMOS电路的总共耗由切换功耗、短路功耗和漏电流部分组成。如果你正采用90nm或130nm工艺进行设计,就会明白泄漏在130nm时就是一个问题,当进入90nm和 65nm时会愈加严重。 有报道称,在 90 nm工艺节点时,泄漏消耗 25% ~ 40% 的功率;在65 nm 时,约有 50% ~ 70% 的
[焦点新闻]
G2 Microsystems创新应用Cadence低功耗方案加快无线设备开发
   基于CPF的完整流程促使G2 Microsystems推出超低功耗 Wi-Fi SoC 加州圣荷塞,2007年10月22日 ——全球电子设计创新领先企业Cadence设计系统公司(NASDAQ: CDNS) ,今天宣布G2 Microsystems已经使用Cadence低功耗解决方案开发了创新的无线移动跟踪设备。这种完整、集成的且易用的流程,基于Si2标准的通用功率格式(CPF),让G2 Microsystems能够实现更快上市以及超低功耗的目标。 G2 Microsystems总部位于加州坎贝尔市,专门设计和制造超低功耗、特定用途的Wi-Fi解决方案,用于实时方位跟踪、无线传感、移动设备和资产跟踪标识等用途。该公司利用其
[焦点新闻]
小广播
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

厂商技术中心

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved