当前新能源汽车正朝着高电压大电流方向发展,有的高压系统承受的电压高达800V,电流高达660A,如此大的电流和电压会产生电磁辐射,电磁辐射会干扰其它电子元器件的正常运行,所以高压线束在设计时必须要考虑电磁干扰问题。高压线束常用的屏蔽电磁干扰方式有3种,分别是:①导线自带屏蔽层;②在导线外面增加屏蔽套管;③从源头上屏蔽,直接在高压设备上增加滤波器。
01导线自带屏蔽层
图1所示是自带屏蔽层的单芯高压导线结构示意图,这种导线通常由两层金属导电物质和两层绝缘物质组成,从内到外依次是线芯、绝缘层、屏蔽层、绝缘层。线芯一般采用铜或者铝材质,是电流的载体,当线芯有电流通过会产生电磁干扰,而屏蔽层的作用就是屏蔽电磁干扰,使得电磁干扰始于线芯,止于屏蔽层,不会发射出去干扰别的电子器件。

目前常见屏蔽层结构,又可以分为3种情况,分别是:①编织屏蔽加金属箔;②单一编织屏蔽;③单一金属箔屏蔽。
1) 编织屏蔽加金属箔
编织屏蔽加金属箔如图2所示,其通常由金属箔和编织屏蔽层两部分组成。金属箔通常是铝箔,编织屏蔽层通常采用镀锡铜丝编织,遮盖率≥85%。金属箔主要是用来防止高频干扰,编织屏蔽层则是防止低频干扰。高压线缆的屏蔽性能包含两部分,转移阻抗和屏蔽衰减,线束的屏蔽效能通常需要达到≥60dB。
不带屏蔽层的导线在剥线时只需要剥掉绝缘层,然后进行端子压接即可,容易实现自动化生产。如图1所示,自带屏蔽层的导线一般采用同轴结构设计,如果想要在一台设备上实现对这两层绝缘层的剥皮处理就要求导线本身有非常理想的同轴度,但是这在导线实际生产过程中是很难实现的,所以在剥线时为了不损伤线芯,需要对两层绝缘层分开处理,此外屏蔽层也需要进行一些特殊处理。对于自带屏蔽层的导线,线束加工制造过程就多了剥外皮、切铝箔、切屏蔽网、翻网、屏蔽环压接等步骤,如图3所示,每一个步骤都需要增加设备及人工的投入。此外,如果处理屏蔽层的时候有疏漏,导致屏蔽层和线芯接触,会造成严重的品质问题。


2) 单一编织屏蔽

3) 单一金属箔屏蔽

02屏蔽套管屏蔽




03滤波器屏蔽

04结论


上一篇:L2+ADAS/AD传感器及系统架构设计
下一篇:永磁电机构成与优势是什么?
推荐阅读最新更新时间:2026-03-21 00:49
- 热门资源推荐
- 热门放大器推荐
- 边缘计算主机盒选购指南:五大核心指标解析
- Arm AGI CPU 更多细节:台积电 3nm 制程、Neoverse V3 微架构
- Arm AGI CPU 重磅发布:构筑代理式 AI 云时代的芯片基石
- Arm 拓展其计算平台矩阵,首次跨足芯片产品
- 阿里达摩院发布RISC-V CPU玄铁C950,首次原生支持千亿参数大模型
- 边缘 AI 加速的 Arm® Cortex® ‑M0+ MCU 如何为电子产品注入更强智能
- 阿里达摩院发布玄铁C950,打破全球RISC-V CPU性能纪录
- VPU中的“六边形战士”:安谋科技Arm China发布“玲珑”V560/V760 VPU IP
- 利用锚定可信平台模块(TPM)的FPGA构建人形机器人安全
- ADR435B 5 Vout 超低噪声 XFET 电压基准的典型应用,具有灌电流和拉电流能力
- 使用 Analog Devices 的 ADP8140 的参考设计
- NCP699SN30T1G 150mA、3 路输出电压 CMOS 低 Iq LDO 的典型应用,在 TSOP-5 中启用
- ZTL431过压/欠压保护电路典型应用
- 使用 Microchip Technology 的 DVR2802B3 的参考设计
- 开源的浮游生物监测分析设备PlanktoScope
- STK503,旨在评估 AT90USB AVR MCU 的入门套件,通过 AVR Studio 支持 JTAGICE mkII 和 AVRISP mkII
- 使用 BittWare 的 XCVU190 的参考设计
- 远程声控参考设计
- NCP4354AADAPGEVB,用于 NCP4354、65W 适配器关闭模式控制器的评估板

PCB设计指南
PCB设计规范新版
现代雷达系统的信号设计
BFR340T






京公网安备 11010802033920号