英特尔IEDM 2024：用封装、互连、晶体管技术突破算力极限

随着芯片的制程逐渐缩小至2nm及以下，整体缩小的难度愈发倍增。为了不断缩小晶体管的体积，除了在晶体管本身上发力，封装和互连技术也成为越来越重要的角色。

每一年IEDM，英特尔都会披露自己在制造上的前瞻技术。今年也不例外，英特尔代工（Intel Foundry）披露了其在封装、互连、晶体管技术上的进展。

在先进封装上的突破：选择性层转移（SLT）

你我都知道，人工智能对于芯片算力的需求正呈指数级提升，异构计算成为当下行业不断追求的目标。异构计算分为板级集成方式和芯片级集成方式，为了实现效率更高的芯片级异构计算，业界对于先进异质集成技术的需求正在增加。

根据Sanjay Natarajan的分享，当前异构集成方案主要问题在小芯片的平行晶圆转移速度不够快，比如当前技术转移15000个小芯片则需要数十小时甚至以天为计。

英特尔代工首次展示了使用无机红外激光脱键进行小芯片传输的技术——选择性层转移 （Selective Layer Transfer,SLT）技术。SLT 使芯片到芯片组装过程的吞吐量提高了100倍，该技术能够在几分钟内快速平行转移超过15000个小芯片。

从原理上来看，使用 SLT，可以立即将充满裸片的整个晶圆连接到底层晶圆，并且可以选择单个裸片进行键合，而其他裸片则可以排除。

SLT使超薄小芯片具有更好灵活性，与传统芯片到晶圆键合（chip-to-wafer bonding）相比，可实现更小芯片尺寸和更高的纵横比。更重要的是，能够结合英特尔过去推出混合键合（hybrid bonding）或融合键合（fusion bonding）工艺，提供更灵活且成本效益更高的解决方案。

通过英特尔披露的PPT上细节可以看出，EMIB-T是暂未披露过细节的一项技术。据Sanjay Natarajan分享，EMIB-T代表的是EMIB-TSV，这一变体技术会成为第一个使用TSV实现桥接器发送信号的技术，而不是将信号包裹在桥接器周围。

EMIB是英特尔的一种2.5D高密度微缩技术，是一种低延迟、低功耗和高带宽互连，可将晶粒连接在一起。通过EMIB技术可以实现更好的导线密度。通过将硅中介层放入封装内，因而可进行局部高密度布线，并非全部芯片的高密度布线。利用EMIB技术，可将典型FCBGA（有机封装）的IO层提升至256-1024 IO/mm/层。这项技术能够实现55-36μm的凸点间距和每平方毫米330-722/m㎡的凸点密度，功率可以控制在0.5pJ/bit。

在晶体管上的突破：专注优化GAA晶体管

英特尔的RibbonFET是自FinFET 13年前问世以来的第一款新型晶体管设计，也是英特尔第一款全环绕栅极（gate-all-around，GAA）晶体管，英特尔将会在20A和18A节点首次使用这项技术。其特点正如其名，堆叠的纳米篇完全被栅极环绕，而非FinFET那样的三面环绕的鳍片。可以说，RibbonFET，也就是GAA晶体管是英特尔未来几年甚至十几年的关键。

对于GAA来说，挑战在于进一步缩小其设计。英特尔正在通过标准硅设计和使用新的 2D材料来解决这个问题。即RibbonFET CMOS晶体管、以及用于微缩的2D GAA晶体管的栅氧化层两项技术。

对于标准硅，英特尔最新论文显示，其将RibbonFET GAA晶体管微缩推向了更高水平，并展示了6nm的栅极长度和1.7nm的纳米带/纳米片厚度的RibbonFET CMOS晶体管，同时提供改进的短通道效应和更高的性能。通过英特尔展示的数据显示，RibbonFET的纳米带的鳍片厚度/纳米带厚度几乎是 FinFET中鳍片的两倍。

对于更长远的未来，最大的问题无疑在于在使用什么材料来接任硅材料。目前，传统硅基电子器件在尺寸缩放上面临的挑战促使科学家们寻找新的解决方案，而2D TMD（过渡金属二硫化物）因其超薄、高移动性和优异的电学特性而成为备受关注的候选材料。

二维半导体是一类原子薄的材料，具有良好的电学特性和高度可控的通道厚度，这使得它们在超薄尺寸下仍能维持高迁移率和低漏电流，显著降低了器件的寄生电容。目前，许多科学家通过优化接触、栅结构及实现GAA结构等技术手段，已初步实现了2D TMD在12英寸晶片级生长的可行性，展示了其在工业化进程中的前景。

为了在CFET（互补场效应晶体管）之外进一步加速GAA技术创新，英特尔代工展示了2D GAA NMOS（N 型金属氧化物半导体）和PMOS（P 型金属氧化物半导体）晶体管制造方面的研究，即将NMOS和PMOS使用的材料更改为只有几个原子厚的2D材料TMD。

英特尔使用钼基材料制造了栅极长度为30nm的2D栅极全环绕NMOS和PMOS晶体管。“该研究实现了同类最佳的NMOS驱动电流，比‘第二好的‘产品结果提高了2倍。”Sanjay Natarajan如是说。

英特尔还回顾了过去60年对于晶体管技术研究，呼吁业界开发一种能够在超低Vdd（<300mV）下运行的晶体管，以显著提高能效，实现无处不在的人工智能时代。

在互连上的突破：减成法钌互连技术

当现下晶体管变得越来越小，连接他们的纳米级的电线（互连）也要同步变小。对于晶体管来说，铜材料是数十亿根纳米级电线的首选材料，这些电线以人类难以想象的复杂度形成3D的电力和数据网络。这些内部线路加起来长达50英里，也就是说缩小这些线的线径获得的效果一定非常明显。不过，大部分替代品都不适合大批量生产。

铜互连非常难以被替代，此前在2017年IEDM上，英特尔宣布了首次在大批量制造中使用纯钴互连的10nm技术。目前在芯片制程步入2nm之后，钌、铋、钼成为行业正在探索的材料。尤其是钌，进展最快，被誉为互连的未来。不过，钌技术也存在一些挑战。目前，用钌完全替代铜比较难做到，但用钌优化现有铜互连技术则是可行的。

本次，英特尔代工展示了减成法钌互连技术。通过采用钌这一新型、关键、替代性的金属化材料，利用薄膜电阻率（thin film resistivity）和空气间隙（airgap），实现了在互连微缩方面的重大进步。

据介绍，英特尔代工率先在研发测试设备上展示了一种可行、可量产、具有成本效益的减成法钌互连技术，该工艺引入空气间隙，无需通孔周围昂贵的光刻空气间隙区域（lithographic airgap exclusion zone），也可以避免使用选择性蚀刻的自对准通孔（self-aligned via）。

在间距小于或等于25nm时，采用减成法钌互连技术实现的空气间隙使线间电容最高降低25%，这表明减成法钌互连技术作为一种金属化方案，在紧密间距层中替代铜镶嵌工艺的优势。这一解决方案有望在英特尔代工的未来制程节点中得以应用。

英特尔IEDM 2024：共提交7篇论文

在IEDM 2024上，英特尔将与imec、Aixtron和Tor Vergata University of Rome等合作伙伴提交七篇论文以及另外两篇论文。

去年，英特尔首次展示GaN Power Stage（DrGaN）技术。在今年，我们看到英特尔还在继续围绕GaN进行研究。在300毫米GaN-on-TRSOI（富陷阱绝缘体上硅）衬底（substrate）上，英特尔代工制造了业界领先的高性能微缩增强型GaN MOSHEMT（金属氧化物半导体高电子迁移率晶体管）。GaN-on-TRSOI等工艺上较为先进的衬底，可以通过减少信号损失，提高信号线性度和基于衬底背部处理的先进集成方案，为功率器件和射频器件等应用带来更强的性能。