芯片的先进封装会发展到4D吗？

电子集成技术分为三 个层次，芯片上的集成，封装内的集成，PCB板级集成，其 代表技术分别为SoC，SiP和PCB（也可以称为SoP或者SoB）

芯片上的集成主要以2D为主，晶体管以平铺的形式集成于晶圆平面；同样，PCB上的集成也是以2D为主，电子元器件平铺安装在PCB表面，因此，二者都属于2D集成。而针对于封装内的集成，情况就要复杂 得 多。

电子集成技术分类的两个重要 依 据：1.物理结构，2.电气连接(电气互连)。

目前先进封装 中按照主流可分为2D封装、2.5D封装、3D封装三种类型。

2D封装是指在基板的表面水平安装所有芯片和无源器件的集成方式。2D封装上包括FOWLP、FOPLP等技术。

物理结构 ： 所有芯片和无源器件均安装在基板平面 ， 芯片和无源器件和 XY 平面直接接触 ， 基板上的布线和过孔均位于 XY 平面 下方 ； 电气连接 ： 均需要通过基板 （ 除了极少数通过键合线直接连接的键合点 ）

台积电的InFO：

台积电在2017年开发的InFO技术。InFO技术与大多数封装厂的Fan-out类似，可以理解为多个芯片Fan-out工艺的集成，主要区别在于去掉了silicon interposer，使用一些RDL层进行串连（2016年推出的iPhone7中的A10处理器，采用台积电16nm FinFET工艺以及InFO技术）。

日月光的eWLB： 与台积的InFO类似，都属于Fan-out技术

另外，还有一种2D+ 集成

2D+集成是指的传统的通过键合线连接的芯片堆叠集成 。 也许会有人问 ， 芯片堆叠不就是3D吗 ， 为什么要定义为2D+集成呢 ？

主要基于以下两点原因 ：

1 ） 3D集成目前在很大程度上特指通过3D TSV的集成 ， 为了避免概念混淆 ， 我们定义这种传统的芯片堆叠为2D+集成 ；

2 ） 虽然物理结构上是3D的 ， 但其电气互连上均需要通过基板 ， 即先通过键合线键合到基板 ， 然后在基板上进行电气互连 。 这一点和2D集成相同 ， 比2D集成改进的是结构上的堆叠 ， 能够节省封装的空间 ， 因此称之为2D+集成 。

物理结构 ： 所有芯片和无源器件均地位于XY平面上方 ， 部分芯片不直接接触基板 ， 基板上的布线和过孔均位于XY平面下方 ；

电气连接 ： 均需要通过基板 （ 除了极少数通过键合线直接连接的键合点 ）

2.5D封装通常是指既有2D的特点，又有部分3D的特点，其中的代表技术包括英特尔的EMIB、台积电的CoWoS、三星的I-Cube。

物理结构 ： 所有芯片和无源器件均XY平面上方 ， 至少有部分芯片和无源器件安装在中介层上 （ Interposer ） ， 在XY平面的上方有中介层的布线和过孔 ， 在XY平面的下方有基板的布线和过孔 。
电气连接 ： 中介层 （ Interposer ） 可提供位于中介层上的芯片的电气连接 。

2.5D集成的关键在于中介层Interposer ， 一般会有几种情况 ， 1 ） 中介层是否采用硅转接板 ， 2 ） 中介层是否采用TSV ， 3 ） 采用其他类型的材质的转接板 ； 在硅转接板上 ， 我们将穿越中介层的过孔称之为TSV ， 对于玻璃转接板 ， 我们称之为TGV。

所谓的TSV 指的是： 硅通孔-Through Silicon Via。定义为连接硅晶圆两面并与硅衬底和其他通孔绝缘的电互连结构。

使用方法是：硅连接板和直接使用TSV。

硅中介层有TSV的集成是最常见的一种2.5D集成技术，芯片通常通过MicroBump和中介层相连接，作为中介层的硅基板采用Bump和基板相连，硅基板表面通过RDL布线，TSV作为硅基板上下表面电气连接的通道，这种2.5D集成适合芯片规模比较大，引脚密度高的情况，芯片一般以FlipChip形式安装在硅基板上。

有TSV的2.5D集成示意图：

无TSV的2.5D集成示意图：

台积电的CoWoS技术

长电科技XDFOI技术：

相较于2.5D TSV封装技术，具备更高性能、更高可靠性以及更低成本等特性。该解决方案在线宽或线距可达到2um的同时，可实现多层布线层，另外，采用了极窄节距凸块互联技术，封装尺寸大，可集成多颗芯片、高带宽内存和无源器件。

三星的I-Cube

三星的具有的先 进封装包括I－Cube、X －Cube、R－Cube和H－Cube四种方案。其中，三星的I-Cube同样也属于2.5D封装。

3D封装和2.5D封装的主要区别在于：2.5D封装是在Interposer上进行布线和打孔，而3D封装是直接在芯片上打孔和布线，电气连接上下层芯片。 3D集成目前在很大程度上特指通过3D TSV的集成。

3D集成和2.5D集成的主要区别在于 ： 2.5D集成是在中介层Interposer上进行布线和打孔 ， 而3D集成是直接在芯片上打孔 （ TSV ） 和布线 （ RDL ） ， 电气连接上下层芯片 。

不同类芯片的3D集成中 ， 一般是将两种不同的芯片垂直堆叠 ， 并通过TSV电气连接在一起 ， 并和下方的基板互连 ， 有时候需要在芯片表面制作RDL来连接上下层的TSV。

台积电的SoIC技术：

台积电SoIC技术属于3D封装，是一种晶圆对晶圆(Wafer-on-wafer)的键合技术。SoIC技术是采用TSV技术，可以达到无凸起的键合结构，把很多不同性质的临近芯片整合在一起，而且当中最关键、最神秘之处，就在于接合的材料，号称是价值高达十亿美元的机密材料。

SoIC技术将同质和异质小芯片集成到单个类似SoC的芯片中，具有更小尺寸和更薄的外形，可以整体集成到先进的WLSI（又名CoWoS和InFO）中。从外观上看，新集成的芯片就像一个通用的SoC芯片，但嵌入了所需的异构集成功能。

使用TSV工艺，目前三星的X-Cube测试芯片已经能够做到将SRAM层堆叠在逻辑层之上，通过TSV进行互联，制程是他们自家的7nm EUV工艺。

长电科技的扩展eWLB：

4D集成定义主要是关于多块基板的方位和相互连接方式 ， 因此在4D集成也会包含有2D ， 2D+ ， 2.5D ， 3D的集成方式。

来源：今日半导体等网络内容综合

欢迎将我们设为“ 星标 ”，这样才能第一时间收到推送消息。

扫码关注： 汽车开发圈 ，回复“ 总线 ”

免费领 取汽车总线系统设计资料合集！

扫码添加小助手回复“进群”

和电子工程师们面对面交流经验