datasheet

SiGe BiCMOS助力 5G毫米波RF整合更轻易

2018-01-29来源: 新电子 关键字:SiGe  BiCMOS

业界多认为,混合波束成形(图1)将是工作在微波和毫米波频率下5G系统的首选架构。 此架构综合运用数字(MIMO)和模拟波束成形,克服高路径损耗并提高频谱效率。

如图1所示,m个数据流的组合分割到n条RF路径上以形成自由空间中的波束,故天线组件总数为乘积m×n。 数字串流可透过多种方式组合,既可利用高层MIMO将所有能量导向单个用户,也可利用多用户MIMO支持多个用户。

图1 混合波束成形的方块图。
视应用决定RFIC整合度和制程选择

本文将检视一个简单的大规模天线数组范例,藉以探讨毫米波无线电的最优技术选择。 现在深入查看毫米波系统无线电部分的方块图,可以看到一个经典超外差结构完成微波讯号到数字讯号的变换,然后连接到多路射频讯号处理路径,这里主要是运用微波移相器和衰减器实现波束成形。

传统上,毫米波系统是利用分离组件所建构,导致其尺寸较大且成本较高。 这种系统里面的组件使用CMOS、SiGe BiCMOS和GaAs等技术,使每个组件都能得到较优的性能。 例如,数据转换器现在采用CMOS制程开发,使采样率达到GHz范围。 上下变频和波束成形功能可以在SiGe BiCMOS中有效实现。 根据系统指针要求,可能需要基于GaAs功率放大器和低噪声放大器,但如果SiGe BiCMOS能够满足要求,利用它将能实现较高的整合度。

对于5G毫米波系统,业界希望将微波组件安装在天线基板背面,这要求微波芯片的整合度必须大大提高。 例如,中心频率为28GHz的天线的半波组件间距约为5mm。 频率越高,此间距越小,芯片或封装尺寸因而成为重要考虑因素。 理想情况下,单波束的整个方块图都应当整合到单个IC中;实际情形中,至少应将上下变频器和RF前端整合到单个RFIC中。 整合度和制程选择在某种程度上是由应用决定的,在下面的范例分析中将会提到这一点。

运用SiGe放大器减轻RFIC置入天线组件难度

此分析考虑一个典型基地台天线系统,EIRP要求为60dBm。 假设条件如下:

. 组件增益=6dBi(瞄准线)。

. 波形PAPR=10dB(采用QAM的OFDM)。

. P1dB时的功率放大器PAE=30%。

. 发射/接收开关损耗=2dB。

. 发射/接收工作周期=70%/30%。

. 数据串流数量=8。

. 各电路模块的功耗基于现有技术。

该模型是建立在八组数据串流的基础上,链接到不同数量的RF链上。 模型中的天线数量以八的倍数扩大,最多512个组件。 图2显示功率放大器线性度随着天线增益提高而变化的情况。


图2 天线增益 vs. 功率放大器的输出位准需求。
须注意的是,由于开关损耗,放大器的输出功率要比提供给天线的功率高2dB;当给天线增加组件时,方向性增益随着X轴对数值提高而线性提高,因此,各放大器的功耗要求降低。

为了便于说明,文中在曲线上迭加了技术图,指示哪种技术对不同范围的天线组件数量最佳。 须注意不同技术之间存在重迭,这是因为每种技术都有一个适用的值范围。 另外,根据制程和电路设计实践状况,具体技术可以实现的性能也有一定范围。

组件非常少时,各链需要高功率PA(GaN和GaAs),但当组件数量超过200时,P1dB降到20dBm以下,处于硅制程可以满足的范围。 当组件数量超过500时,PA性能处于当前CMOS技术就能实现的范围。

现在考虑组件增加时天线Tx系统的功耗,如图3所示。 同预期一样,功耗与天线增益成反比关系,但有一个限值。 超过数百组件时,PA的功耗不再占主导地位,导致效益递减。


图3 天线增益vs.天线Tx部份的电力DC功率耗损。
整个系统的功耗如图4所示(包括发射器与接收器)。 如预期一样,接收器的功耗随着RF链的增加而线性提高。 若将不断下降的Tx功耗曲线迭加在不断上升的Rx功耗曲线上,会观察到一个最低功耗区域。


图4 整体天线数组的DC功率耗损vs.天线增益。
本例中,最低值出现在大约128个组件时。 回顾图2出示的技术图,要利用128个组件实现60dBm的EIRP,最佳PA技术是GaAs。

虽然使用GaAs PA可以实现最低的天线功耗和60dBm EIRP,但这可能无法满足系统设计的全部要求。 前面提到,很多情况下要求将RFIC放在天线组件的λ/2间距以内。 使用GaAs发射/接收模块可提供所需的性能,但不满足尺寸约束条件。 为了利用GaAs发射/接收模块,须要采用其他封装和布线方案。

优先选择可能是增加天线组件数量以使用整合到RFIC中的SiGe BiCMOS功率放大器。 图4显示,若将组件数量加倍,达到约256时,SiGe放大器便能满足输出功率要求。 功耗的增幅很小,而且可以把SiGe BiCMOS RFIC放到天线组件(28 GHz)的λ/2间距以内。

将这一做法扩展到CMOS,发现CMOS也能实现整体60dBm EIRP,但从技术图看,组件数量还要加倍。 因此,这种方案会导致尺寸和功耗增加,考虑到电流技术限制,CMOS方法不是可行的选择。

考虑讯号链/IC制程优势确定最佳方案

因此,本文分析建议,若同时考虑功耗和整合尺寸的话,当前实现60dBm EIRP天线的最佳方案是将SiGe BiCMOS技术整合到RFIC中。 然而,如果考虑将更低功耗的天线用于CPE,那么CMOS当然是可行的方案。

此一分析是基于当前可用技术,但毫米波硅制程和设计技术正在取得重大进步。 我们预计未来的硅制程会有更好的能效和更高的输出功率能力,将能实现更小的尺寸并进一步优化天线尺寸。

随着5G的到来日益临近,设计人员将持续遇到挑战。 为毫米波无线电应用确定最佳技术方案时,考虑讯号链的所有方面和不同IC制程的各种优势是有益的。

关键字:SiGe  BiCMOS

编辑:北极风 引用地址:http://www.eeworld.com.cn/xfdz/article_2018012980447.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:超八成集成电路公司业绩预增,三安光电部分芯片价格下降
下一篇:7nm ASIC:传联发科首次打进苹果供应链

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利

推荐阅读

加特兰陈嘉澍:毫米波雷达领域,CMOS工艺一定会取代SiGe

发展密不可分,最初是采用砷化镓工艺,所以造价非常昂贵,并没有被广泛采用。而在2009年开始,毫米波雷达开始引入硅锗工艺,使射频、数字IC、结构件、封测等成本下跌接近一半,市场渗透率有了较大提升。而对于未来,陈嘉澍表示,L4级别以上的无人驾驶汽车需要至少10颗以上的毫米波雷达,而为了大规模部署工作,毫米波雷达的价格必须下沉,这时候CMOS工艺有着巨大优势。根据陈嘉澍给出的数据表明,CMOS工艺的毫米波雷达相比砷化镓工艺,成本可降低70%。CMOS毫米波雷达芯片优势之二,高集成度陈嘉澍表示,GaAs时代,系统的设计和布局非常复杂,到了SiGe工艺时代,集成度得以大幅度提高,到了CMOS时代,Transmit MMIC和Receive
发表于 2018-08-15
加特兰陈嘉澍:毫米波雷达领域,CMOS工艺一定会取代SiGe

SiGe BiCMOS助力 5G毫米波RF整合更轻易

路径,这里主要是运用微波移相器和衰减器实现波束成形。传统上,毫米波系统是利用分离组件所建构,导致其尺寸较大且成本较高。 这种系统里面的组件使用CMOS、SiGe BiCMOS和GaAs等技术,使每个组件都能得到较优的性能。 例如,数据转换器现在采用CMOS制程开发,使采样率达到GHz范围。 上下变频和波束成形功能可以在SiGe BiCMOS中有效实现。 根据系统指针要求,可能需要基于GaAs功率放大器和低噪声放大器,但如果SiGe BiCMOS能够满足要求,利用它将能实现较高的整合度。对于5G毫米波系统,业界希望将微波组件安装在天线基板背面,这要求微波芯片的整合度必须大大提高。 例如,中心频率为28GHz的天线的半波组件
发表于 2018-01-29
SiGe BiCMOS助力 5G毫米波RF整合更轻易

国产77GHz毫米波雷达芯片的机遇,加特兰能靠CMOS工艺抗衡SiGe

领域的应用。加特兰微电子的应用工程总监刘洪泉在最后发表了精彩演讲,介绍了加特兰微电子推出的多个雷达开发平台(Radar Development Platform)。  在说到CMOS工艺时,陈博士表示:“SiGe晶圆成本更高,因为目前都是8英寸产线,而CMOS工艺使用12英寸产线,这样一来,一个晶圆产出的芯片数量要比8英寸多很多,这就算价格优势的基础。而且CMOS工艺在消费级等产品的出货量是SiGe工艺的100倍甚至1000倍以上,那么我们就能享受到更优惠的晶圆价格。” 功耗方面,陈博士说到:“与SiGe工艺相比,CMOS工艺功耗非常低,由于我们对收发机的优化、电路的优化,功耗是竞争对手的一半到三分之一
发表于 2017-10-30
国产77GHz毫米波雷达芯片的机遇,加特兰能靠CMOS工艺抗衡SiGe

ST BiCMOS55 SiGe技术为未来移动网络基础设施奠定基础

意法半导体的基于BiCMOS的射频收发器可让移动回程线路网络数据速率高达10Gbps,同时提高毫米波段频谱利用率   中国,2015年8月4日——意法半导体(STMicroelectronics,简称ST;纽约证券交易所代码:STM)的BiCMOS55 SiGe先进技术被欧洲E3NETWORK项目组采用,用于开发适合下一代移动网络的高效率、高容量数据传输系统。   移动数据使用量的迅猛增长,要求网络系统支持更大的容量和更高的数据传输速率。而如何加快移动网络向先进网络架构转型的速度,对移动回程线路(backhaul)基础设施是一个新的挑战,例如异构网络
发表于 2015-08-04

恩智浦JESD204A转换器配合高性能SiGeC技术特点

恩智浦在国防领域始终坚持为设计人员提供支持,推出了高效的航空电子器件、可以匹配原有双极工艺技术的L/S波段LDMOS功率放大器,新产品在可靠性、耐用性、增益和效率方面得到了大幅提升。   从最近推出的JESD204A ADC/DAC到原有可匹配GaAs性能的SiGeC分立器件和MMIC,恩智浦产品在保证系统整体性能的前提下,进一步提升了设计人员的灵活性,简化了新型复杂雷达设计与系统联机的难度。      主要特点   • 涵盖整个信号链路的完整产品线   • 领先的基站功率放大器专用射频晶体管   • 突破300 W/2.1GHz单器件性能上限   • 出色的能效   • 多种基于Si、SiGe和SiGe:C
发表于 2013-05-21
恩智浦JESD204A转换器配合高性能SiGeC技术特点

一种高精度BiCMOS电流模带隙基准源

带隙结构可以得到任意大小的基准电压。本文提出一种新的电流模带隙结构并采用一阶温度补偿技术设计了一种具有良好的温度特性和高电源抑制比,并且能快速启动的新型BiCMOS带隙基准电路。该电路结构简单且实现了低输出电压的要求。   1 带隙电压基准源的设计   1.1 传统电流模基准源结构原理   传统的电流模式带隙基准电路,在运算放大器的2个输入端加入阻值相等的2个分流电阻,输出基准由2个电流的和电流流过电阻获得。电路结构如图1所示。图1中,Q1发射区面积是Q2的N倍。由于放大器处于深度负反馈,A、B两点的电压相等。流过R1的电流为I1为PTAT电流,流过R2的电流I2为CTAT电流,则有:   通过合理选取R1,R2和N
发表于 2013-07-14
一种高精度BiCMOS电流模带隙基准源

小广播

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2018 EEWORLD.com.cn, Inc. All rights reserved