提高IP整合效率SoC开发时程大幅缩减

2016-07-26 11:44:22来源: 新电子
  矽智财(IP)整合逐渐被视为开发SoC的关键挑战,而诸多因素共同导致IP整合更加困难。有鉴于此,EDA产业计画以随插即用(Plug And Play)类型的标准化IP来因应,使其在IP整合的过程中,发挥如同「乐高积木」般的效用。
 
矽智财(IP)整合逐渐被视为开发SoC的关键挑战,而诸多因素共同导致IP整合更加困难。日益复杂的系统、IP的重复使用、IP可组态性和紧凑排程等诸多问题的共同影响之下,传统的流程​​与方法已不再管用。EDA产业已将IP整合视为下一波重大挑战,并计画以随插即用(Plug And Play)类型的标准化IP来做因应,使其在IP整合的过程中,发挥如同「乐高积木」般的效用。这种乐高概念的解决方案已问世多年,它利用IP中继资料(Metadata)来描述、标准化并格式化IP介面,借以提高IP整合流程的效率。  
 
业界推出的主要解决方案为IP-XACT(IEEE-1685),此标准包含IP中继资料的结构定义。虽然IP-XACT使用率有所提升,但仍缺乏标准整合方法,使业者难以提供完全互通的IP中继资料,无法达到快速且可重复使用的IP整合流程。本文提出基于标准的IP整合方法来因应这项挑战,而这项解决方案结合了IP介面标准化及运用这些介面的相应规则式整合方法,借此提供快速且优质的IP整合;同时也将探讨使用IP-XACT来标准化可组态IP的效能、优点与限制,以及业界使用IP-XACT标准的实际情况;并概述Accellera Systems Initiative如何利用标准化汇流排定义来协助实现IP可互通性。  
 
本文也包含一项案例研究,详述如何以规则式的方法来整合复杂的ARM IP-based系统;并举出多项指标,说明规则式方法可让初次专案排程获得8倍的改良效果,更较传统方法多出20倍的改良潜力;其他效益包括提升连线品质,以及高度可重复使用的设计整合意图。本文最后在结论中提出一系列建议,以供实作高效率的IP整合流程。  
 
IP整合为开发SoC关键挑战  
 
随着IP重复使用逐渐成为实现SoC的主流方式,IP整合已被视为开发SoC的关键挑战,同时不断地推升整体成本;而诸多因素共同导致IP整合更加困难。  
 
.SoC的设计益趋复杂,意味必须整合更多IP区块与子系统。  
 
.SoC的开发持续要求精简排程与成本而不影响品质,促使业者必须重复使用内部或第三方IP,并尽量迅速有效地予以整合。  
 
.IP的复杂度与可组态性日益提升,可能会有数千个连接埠与数百种不同组态。  
 
.设计团队的规模并未随着挑战增加而扩大,必须以较少人力来应付更多的问题。  
 
.采用不当的标准与方法来整合IP,将更难以实现高效率且可重复使用的整合效果。  
 
由此导致的不良IP整合流程,更成为晶片设计的一大挑战。  
 
IP整合涵盖许多不同领域,包括RTL组合与连接、软硬体整合及其他面向,例如时钟、重置、电源等。本文件聚焦于有效且快速地从RTL IP建立系统的RTL结构网表(RTL Structural Netlist)。虽然本文提出的许多解决方案,也适用于其他整合面向,但本文讨论范围仅限于RTL IP整合。  
 
传统的IP元件整合着重在区块/模组的实例化及透过结构描述编辑器的互相连线。  
 
在晶片开发的整体作业之中,这项整合活动已接近开发周期尾声,为最终阶段的设计作业。只须绘制连接埠之间的线路,具备数十个连接埠的区块就能以图形方式相连;但可能必须建立数百道连线,并于数日之内完成作业。  
 
RTL问世之后,这项整合作业可透过结构描述编辑或直接编辑RTL程式码来进行实作,然而随着设计益趋复杂,无论结构描述或基于RTL的方法都已无法跟上脚步;由于相关连线零散在整个RTL程式码之中,指定或检视RTL连线也十分费力。  
 
为因应这项问题,许多公司发展出内部解决方案,例如使用连线规格或指令码;其中许多是以Excel做为前端来撷取连线资讯,再用CSV、Perl或VBA巨集建立实际连线。  
 
这些解决方案的优势在于最佳化的连线流程,且较纯RTL项目容易使用。然而,上述方法已无法满足特定流程需求,因为有数百项IP与子系统需要组态、实例化、连接,并且在有限时间内持续改善。  
 
EDA产业因应之道  
 
EDA产业深刻体认IP整合成本的攀升,并将IP整合视为业界下一波的重大挑战,业者计画以随插即用类型的标准化IP来做因应,使其发挥如「乐高积木」般的效用。目前已经开发IP-XACT等标准,可供多个元件厂商共享标准元件描述。IP-XACT是「在工具流程中进行封装、整合并重复使用IP的标准结构」。虽然颇具潜力,但IP-XACT起初难以满足业界需求,导致采用率不如预期。  
 
IP-XACT为IP元件及设计中继资料的定义提供结构描述,并利用汇流排介面定义,将硬体连接埠对应至标准汇流排定义,借以提供IP检视的标准化机制。如此可以实现更为「整合就绪」的IP,这项概念可望提升30%的SoC整合时间与成本。  
 
但是,虽然IP-XACT提供结构描述的定义,却无法提供标准化的方法。IP-XACT能够将连接埠名称对映至汇流排定义,借此标准化各项介面;但若汇流排定义本身尚未标准化,则难以实现整个产业的可互通性。随着第三方IP的使用与重复使用日益盛行,这将可能成为重大的问题。  
 
例如,可能由某家IP供应商(内部或外部)提供记忆体管理IP区块,再由另一家供应商提供汇流排互连架构IP。虽然两者皆采用有效的IPXAC​​T来进行描述,但其介面可能因为采用不同汇流排定义而不相容。此时需要的是类似SystemVerilog与UVM之间的关系。SystemVerilog为语言提供语法,而UVM则提供可重复使用且可互通的方法。若要实现最佳整合解决方案,通用介面的标准化也非常重要。  
 
IP-XACT可为通讯连线实作带来极大的效益。以下范例显示两个元件执行个体的互相连线(介面层级连线)(图1)。此互相连线Interconnect1将i_uart执行个体上的apb介面连接至i_bus汇流排互连执行个体上的uart_apb介面。  
 
图1 Interconnect1相互连线程式图。
同样的,以下范例显示两个元件执行个体之间的临机操作(ad-hoc)(连接埠层级)连线(图2)。它将i_uart执行个体的int(0)连接埠连接至i_intc执行个体的intvector(7)连接埠。  
 
图2 Intvector(7)个体执行程式图。
此举可能适用于已实现连线之间的通讯,但并非指定连线意图的有效方式。例如,为了表示顶层Scan_enable讯号与设计中所有执行个体的Scan_enable讯号连线,各个唯一的连线都必须以XML格式加以定义,无论使用互相连线或临机操作连线皆然。同样的,如果中断(Interrupt)等特定讯号类型要从IP执行个体路由至元件边界,则必须先在边界定义各个中断介面/连接埠,然后再进行连线。这需要极为详细的XML定义。  
 
因此,虽然IP-XACT有利于可互通格式的元件/IP资料通讯,并且适用于定义介面连线,但仍缺少完整系统建构与连线定义所需的抽象层。  
 
有鉴于上述问题,可能且有效的IP整合解决方案做法如下:  
 
.推动跨产业的IP介面标准化。  
 
.在整合流程中充分利用业界标准IP介面。  
 
.为使用者提供极具效率的方式,以利定义完整的系统组合、连线及可组态性。  
 
.提供充分的弹性,以利建立可组态系统。  
 
.确保高度的可重复使用性与维护简易性。  
 
.透过IP-XACT实现与其他整合流程的可互通性。  
 
.确保熟悉相关领域的人员可立即使用这项方法。  
 
本文件继续探索这项解决方案,并藉由结合IPXAC​​T等标准及全新且创新的规则​​式整合方法,来提出上述方案。此方法的最新实作由Socrates Weaver提供。  
 
采用标准化方法确保IP整合就绪  
 
使用IP标准化方法来确保IP已经「整合就绪」是很重要的。先前强调的问题之一,就是通用介面缺少业界标准汇流排定义。Spirit协会已发展一套初始汇流排定义,目前已在Accellera Systems Initiatives网站上提供。  
 
另外,Accellera中的IP-XACT最佳实例群组正在开发可供整个产业使用的汇流排定义,同时制定准则,以确保汇流排定义更加标准化且互通。部分公用汇流排定义由通讯协定标准的拥有者提供。以ARM IP为例,ARM提供了AMBA通讯协定的汇流排定义。  
 
IP标准化程序又称作「IP封装」,其中包含几项元素:  
 
.提供将连接埠聚合为介面的机制,以利简化整合与验证作业。  
 
.提供标准化IP硬体检视的能力,由于不会影响RTL连接埠名称,因此可以视为标准化叠层。  
 
AMBA是ARM Limited在欧盟及其他国家多个IP来源的注册商标,提供跨所有资源的标准化检视,以利加强促进整合。若要建立此标准化检视,可透过手动建立IP-XACT XML或利用Socrates等中继
[1] [2] [3]

关键字:IP整合

编辑:北极风 引用地址:http://www.eeworld.com.cn/xfdz/article_2016072656014.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
IP整合

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 
电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved