善用多核处理器 平行测试效率大幅跃升

2015-10-16 12:36:42来源: 新电子
    电子产品功能愈来愈复杂,使得测试成本也不断增加;为了让制造商能兼顾仪器设备投资效益与产品测试速度,量测业者提出采用模组化架构、软体为核心的新设计,藉此让测试设备能利用多核心处理器与日俱增的运算效能,提高平行测试的效率。

有些人认为测试资料只有“通过”和“失败”两种结果,这是严重的错误观念,也与事实完全不符。虽然功能固定的传统仪器只会将测试结果传回测试系统的主控端电脑,但在这些仪器的塑胶外壳之下,隐藏了众多讯号的处理过程。仪器内部的处理器决定了量测的速度。针对射频(RF)、声音与振动、波形架构等应用进行讯号处理密集量测时,处理器的速度格外重要。
举例来说,即使是目前市面上最快速的傅立叶转换(FFT)架构频谱分析器,实际用在取得讯号的量测时间也仅有20%,其余 80%的时间都是在处理其演算法的讯号。若使用5年前推出的仪器进行量测,时间耗用比例会更为悬殊,可能有高达95%的量测时间会耗费在讯号处理。由于企业组织无法每年都投资全新的仪器产品组合,因此实际上他们会使用老旧设备来测试现代化的复杂装置。大多数测试部门最终的系统处理效能都远远不及实际的处理需求。


图1 对耗费CPU运算能力的量测而言,大多数的工作时间都用于讯号处理。
模组化架构测试系统共有三个主要且各自独立的零件:控制器、机箱与仪器本体。控制器的运作方式与工业电脑相同,并且包含系统中央处理器(CPU)。此方式的主要优点是可以更换配备最新处理技术的CPU,又能保留测试系统中的既有元件(机箱/背板与仪器本体)。多数的使用情境中,保留仪器主体并升级处理能力,可让模组化测试系统的寿命大幅超越传统仪器。

无论是模组化或传统仪器,两者都仰赖相同的处理器技术革新以提升测试速度。

不过相较于传统仪器,模组化系统在升级方面更具灵活性,也更加经济实惠。

处理器迈向多核心设计

英特尔(Intel)于2005年在主流市场推出首款多核心处理器--Pentium D处理器。由于软体开发人员已经能善用持续加速的处理器效能,因此如果要持续享有摩尔定律所带来的好处,就必须考虑采用全新的平行软体设计技术。如同Geoffrey Moore在其“跨越鸿沟(Crossing the Chasm)”一书中所说的,技术采用会随时间演进呈现钟形曲线,并将使用者依采用新技术的阶段分为下列五种:创新者、早期采用者、早期大众、晚期大众与落后者。某些行业(例如游戏业或影片制作业)迅速采用了平行程式设计技术,而其他行业采用新技术的时间则相对较晚。

不过,就采用平行设计技术而言,自动化测试工程师便是上述的晚期大众。其中有很多不同的原因,但最重要就是工程师缺乏针对多核心处理器重新设计软体架构的诱因。截至目前为止,大多数自动化测试工程师都使用Intel Turbo Boost等技术,来提升四核心处理器当中单一核心的速度,并降低序列式软体架构的测试时间,只是这项技术的成长已逐步趋缓。许多其他因素例如散热性,也都会妨碍处理器提升速度。为了提升效能,同时维持用电量,英特尔与其他处理器制造商转用多核心技术,配备八颗逻辑核心的英特尔Xeon处理器即使用此项技术。因此,处理器已经可以拥有与旧款类似的时脉速度,但又增加了压缩资料的运算核心数。


图2 配备固定CPU的传统箱型仪器不仅处理效能不足,而且运作成本高昂。

图3 用实惠的价格便可以升级模组化测试系统的CPU来提升处理效能。


多核心处理器有利平行测试发展
有些测试应用层面非常适合运用多核心处理器技术的高效能。调研机构IC Insights的研究人员在2015 McClean报告中,检视了半导体市场众多面相(包含该产业的经济层面)。该报告指出:“对某些结构复杂的晶片来说,测试成本占总成本的比例可能高达一半⋯⋯测试时间增加就会使测试成本提高”。该报告进一步提到:“平行测试会继续成为降低成本的主要驱动因子⋯⋯。”

研究结果显示,一般人进行每日工作的多工处理时,往往面临能力不足的窘境。

同样地,系统在执行平行测试时,也会遇到耗用的问题。进行半导体测试时,测试人员会使用测试系统的平行测试效率(PTE)来量测其耗用程度。如果测试软体架构良好,那么在进行测试程序时增加测试系统中的可用处理核心,就应该能够改善PTE。虽然测试人员必须考量占用空间、最佳每小时零件产能、投资自动化测试系统时的资本支出等等众多因素,但如果系统升级后具备了平行处理能力,通常就能改善PTE效能,进而提升营运表现。

不过半导体业并不是唯一采用平行测试的产业。实际上,现在无线测试系统在进行单次测试时,已经很少有装置的数目会低于四台。对于须要测试装置无线连线功能或行动通讯协定的产业而言,多核心处理器也将带来重大影响。大家都知道5G的研究与原型制作正在进行中,但当今RF仪器的频宽能力远远落后此项技术的需求。无线测试系统除了要处理单一协定中所有透过高频宽讯号分析器回传的资讯,也必须平行测试多个协定。


图4 平行测试效率、每小时零件产能与多站点半导体测试系统当中站点数之间的关系。

图5 无线通讯协定的讯号处理复杂程度日益增加。
举例来说,智慧型手机制造商不仅必须测试即将推出的5G技术,也必须测试大多数先前的行动通讯技术、蓝牙科技、802.11,以及其他任何连线功能类型。一般而言,每个新的通讯协定所需要的测试演算法,对处理器的效能需求都会比旧款来得高。就像多核心处理器能改善半导体测试系统的PTE表现一样,将处理核心与测试协定、装置之间的比例予以调整增加,也能进一步缩短测试时间。

软体跃居量测要角

如今软体已经由次要元件转变为检验与量测当中最重要的一环。透过前述CPU市场上的革新技术,测试工程师目前面临一项更艰钜的挑战--部署平行测试软体架构。在使用C、C++等一般用途的程式设计语言时,往往须要耗费好几个月的开发时间,才能适当部署平行测试技术。对于时间就是金钱的市场而言,测试管理人员与工程师必须强化开发人员生产力。如果能采用应用专属测试程式码开发软体如NI LabVIEW与测试管理软体如NI TestStand,平行处理与执行绪互换的管理责任,就会由测试部门转移至商用软体公司的软体研发人员身上。测试工程师只要使用应用专属软体,便能够专心开发对测试装置相当重要的程式码。

平行测试提升营运竞争力

过去10年来,讯号处理的复杂度快速提升,未来也只会越来越复杂。下一代行动通讯技术预计将于2020年正式推出。由于消费者对于高品质产品的使用体验有越来越高的期待,因此制造商必须积极设计与测试旗下产品,才能保持竞争力。测试工程师也必须进行产品测试,确保一切运作顺畅。

为了能够以符合经济效益的方式达成此目的,工程师须采用模组化、以软体为中心的方式来强化平行测试。使用多核心处理技术不再只是一个选项,而是巩固公司收益的必要条件。唯一的问题是测试部门该如何改变其软体的设计方式,以便充分运用多处理核心的优势。

关键字:多核处理器  平行测试

编辑:北极风 引用地址:http://www.eeworld.com.cn/xfdz/2015/1016/article_45034.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
多核处理器
平行测试

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 
电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved