用于7nm及3D工艺的布线技术接连发布

2015-06-05 12:36:28来源: 技术在线
    全球最大规模的半导体等电子元器件布线技术国际会议“International Interconnect Technology Conference/Materials for Advanced Metallization Conference(IITC/AMC) 2015”于2015年5月18~21日在法国格勒诺布尔(CEA-Leti的MINATEC内)举行。此次为该会议时隔4年第二次在欧洲召开,IITC与MAM联合举办。与往年一样,与会人数超过了200人,现场讨论气氛十分活跃。
 
       从论文数量来看,包含主题演讲在内,普通演讲论文为42篇,展板发表论文为60篇。从领域来看,Materials&Unit Processes最多,所占比例为23%,还发布了很多面向14~7nm工艺的微细化技术。其次是3D Integration&Packaging(21%)和Novel Systems&Emerging Technology(16%)。从机构来看,大学占44%,研究机构占29%,其余为产业界。此次还秉承MAM的方针,进行了比往年更多的展板发布,这也是本次会议的特点之一。
 
       在本次会议召开之前,还于5月18日举行了专题讨论会。上午的主题是“Flexible Electronics:Application and Materials Challenges”,下午的主题是“2D Materials: Challenges and Application”。这些均为EU(欧盟)产学联合大力发展的未来增长领域。在多位专家和主持人发言之后,与会者还针对今后的方向和课题,在会场内进行了分组讨论。前者的主要讨论内容是颇具前景的市场及其所需要的技术,后者的主要讨论内容是用途等。
 
       下面介绍一下本次会议的6场分会。分别为(1)Keynote(主题演讲)、(2)Process Integration、(3)Materials&Unit Processes、(4)Novel Systems&Emerging Technology、(5)Reliability&failure Analysis、(6)3D Integration&Packaging。
 
用于减小low-k膜损伤的技术接连发布
 
       关于(1),为本次会议拉开帷幕的是首日(5月19日)由法国CEA-Leti首席执行官Marie-Noelle Semeria发表的主题演讲。演讲题目为“Interconnect with Leti”,介绍了CEA-Leti的布线技术开发进展情况和今后的计划。据其介绍,CEA-Leti将通过微细化来实现差异化,并将重点放在技术与用途相结合的新技术,以及基于战略性合作关系的新商业模式上,大力进行创新。为此,今后还将致力于CMOS的进化、3D整合、硅光子、存储器、碳类等工艺与材料的研发。
 
       在(2)Process Integration上,韩国三星电子、美国英特尔、台湾联华电子(UMC)分别发布了14~7nm工艺整合技术。英特尔公开了14nm布线工艺技术的详情。该公司首次正式在铜布线(M4及M6)中导入了气隙,并配备了最小间距为52nm(M2)的13层布线和高容量(40fF/μm2以上)MIM,布线完成度非常高。三星则发布了为提高Cu嵌入性而使用CVD-Ru/Cu回流焊工艺的10~7nm布线工艺,并表示该技术颇具前景。
 
       在(3)Materials&Unit Processes上,比利时IMEC与美国科林研发公司(Lam Research)发布了微细接触孔的新嵌入技术,即通过化学镀钴(Co)方式进行选择性嵌入的技术。据介绍,该技术不仅可无空隙嵌入,而且不需要阻挡层,如果宽高比为2的话,16nm以下的通孔就可以实现低于铜的电阻,因此前景十分看好。
 
       这场分会的多项技术发布都与进一步降低low-k(低介电常数)膜k值所面临的最大课题——减小损伤有关。美国GLOBALFOUNDRIES、IBM、应用材料公司(Applied Materials)组成的研究小组介绍了k值、气孔密度、气孔直径、C量、Modulus、等离子损伤及布线TDDB的系统性分析结果。k值为2.45时,实现了与2.55时同等以上的TDDB。k值为2.2时,虽然难度更高,但有望在不断改善的同时,通过并用损伤修复技术来应对。与损伤修复技术及蚀刻损伤减小技术相关的发布也不少。
 
       IMEC&KULeuven与德国弗劳恩霍夫研究所发布了用于减小损伤的新工艺技术。在a-C等牺牲膜中形成镶嵌(Damascene)图案之后,再除去牺牲膜并涂布旋涂low-k膜。虽然该技术存在涂布low-k膜之后进行Cure时需要减小对铜布线的损伤等课题,但仍是颇具前景的方式之一。
 
 
探寻采用碳类材料的可能性
 
       (4)Novel Systems&Emerging Technology分会讨论了一个本质性的问题,那就是随着微细化的发展,铜镶嵌布线的布线电阻会明显增大。造成这一结果的原因是细线效应与实效阻挡膜厚比例增大。
 
       该分会不仅讨论了原理,还发布了用来解决这一问题的新材料及新方法。IMEC与东电电子发布了与Al布线相同的铜干蚀刻技术。英特尔则介绍了使用Ni硅化物作为布线材料的镶嵌布线技术。据介绍,实现微细化之后,这些布线技术均有望获得比铜镶嵌布线更低的电阻值,而且EM可靠性也会提高。
 
       与碳纳米管及石墨烯等碳类材料有关的技术发布也不少。IMEC通过实验找到了石墨烯的平均自由行程,并证实该行程为150nm左右,远远大于铜的行程值(39nm)。石墨烯是一种颇有前景的可取代铜的布线材料。
 
       要在布线工序中使用碳类材料,还需要采用低温成膜技术。日本超低电压元器件技术研究联盟(LEAP)采用低温(650℃)选择CVD法,在形成于300mm晶圆上的Ni镶嵌图案上获得了多层石墨烯薄膜。从而制作出了30nm宽的双层构造微细布线。
 
       据LEAP介绍,虽然在布线时最初发生了短路故障,但通过追加O2灰化,使其获得了改善。该联盟表示,为了降低电阻值,还需要改善结晶性。
 
对追求微细化的TSV技术进行讨论
 
       (5)Reliability&failure Analysis上的多项技术发布以今后实现微细化为目标,根据实际用途提出了寿命模型与保证方法的方案,有的技术则与查明原理有关。
 
       IMEC提议将EM由原来的恒定电流试验改为恒定电压试验,并提出了布线间TDDB的相关模型方案。另外,富士通半导体(现为索喜科技有限公司)针对铜布线的应力迁移(Stress-migration),介绍了在室温下保存长达12年的时间之后铜应力缓和情况的评测结果。
 
       IMEC得出结论称,在室温保存评测与加速评测中出现了相同的现象。这些宝贵的数据将有助于今后查明原理。
 
       在(6)3D Integration & Packaging上,与10μm以上直径的TSV(硅通孔)工艺相关的技术发布很少。不过,IMEC与科林研发公司组成的研究小组针对进一步追求微细化的5~3μm直径TSV的工艺技术和可靠性,发表了两场演讲。
 
       其中一场演讲与中通孔型(Via-Middle)TSV有关,研究小组探讨了衬里层、阻挡层及籽晶层的各种组合,并进行了TDDB评测。直径为3μm时,ALD-SiO2/ALD-WN/ELD-NiB在嵌入性和可靠性方面颇具潜力。另外,佐治亚理工学院与英特尔介绍了非常实用而且功耗具有优势的3D设计法,以及Face-to-Face接合芯片层叠时布局对热传导的影响分析结果。
 
       下届IITC预定与美国布线学会Advance Metallization Conference(AMC)联合举办。将于2016年5月23~26日在美国圣何塞举行。(IITC论文委员) ■

关键字:7nm  3D

编辑:北极风 引用地址:http://www.eeworld.com.cn/xfdz/2015/0605/article_42638.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
7nm
3D

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 
电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved