台积电公布16-10nm FinFET及3D IC提供日程

2012-12-10 18:49:16来源: 技术在线 关键字:台积电  FinFET  3D
    在“SEMICON Japan 2012”(2012年12月5~7日,幕张MESSE国际会展中心)开幕当天,台积电研发副总经理侯永清(Cliff Hou)登台发表了主题演讲,公布了该公司关于16~10nm FinFET工艺及CoWoS(chip on wafer on substrate,晶圆基底芯片)型3D IC技术的提供日程。

  候永清介绍说,SoC(system on a chip)工艺技术方面,台积电将于2013年1~3月启动基于平面晶体管的20nm工艺的风险性量产,在6~9个月以后的2013年底开始提供基于立体晶体管(FinFET)的16nm工艺,再过两年以后,也就是“2015年底,开始10nm FinFET工艺的风险性量产”。

  台积电将提供的16nm工艺的金属布线部分直接沿袭20nm工艺,将晶体管部分换成16nm工艺的FinFET。与20nm工艺相比,可使晶体管的工作速度提高20%~25%,使耗电量降低35%。由于金属布线部分在20nm工艺和16nm工艺间通用,因此两工艺的芯片面积相同。

  16nm工艺要使晶体管立体化,因此SoC的设计及验证工作需要的时间比以前更长。为了解决这一问题,台积电将建立能够尽快利用支持FinFET的EDA工具及单元库的环境。具体而言,将从2013年1月开始提供测试芯片,从10月开始提供产品芯片的设计环境。

  在CoWoS型2.5D及3D IC技术方面,台积电已从2012年9月开始量产。该公司计划2013年1~3月“推出真正的3D IC的第一代技术”(侯永清),该技术将采用将SoC与具备Wide I/O接口的移动DRAM立体层叠起来的设计。(记者:大下淳一,《日经电子》)

关键字:台积电  FinFET  3D

编辑:北极风 引用地址:http://www.eeworld.com.cn/xfdz/2012/1210/article_17720.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:ARM 64位A50系列:配备A57/A53产品2014年上市
下一篇:联发科今天正式发布MTK6589四核处理器

论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
台积电
FinFET
3D

小广播

独家专题更多

东芝在线展会——芯科技智社会创未来
东芝在线展会——芯科技智社会创未来
2017东芝PCIM在线展会
2017东芝PCIM在线展会
TI车载信息娱乐系统的音视频解决方案
TI车载信息娱乐系统的音视频解决方案
汇总了TI汽车信息娱乐系统方案、优质音频解决方案、汽车娱乐系统和仪表盘参考设计相关的文档、视频等资源
电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved