A6处理器:利用手工设计的CPU实现双倍性能

2012-11-29 21:25:29来源: 日经电子
    “自己研发能够左右产品附加值的核心部分”——苹果的这一思想还体现在了iPhone 5配备的新型应用处理器“A6”中。

  “可能是想成为能以‘电路专家’的身份向半导体厂商下订单的客户”——关于苹果在2008年和2010年分别收购美国半导体设计企业P.A.semi以及Intrinsity的理由,《日经电子》曾做出这样的推测。

  但苹果的目的远不止如此。《日经电子》在各方人员的协助下详细分析了A6处理器,发现了苹果公司倾注巨大心血设计CPU内核的痕迹。可以说,苹果如今已经成为一家真正的半导体设计企业。

从45nm改为32nm

  A6与以往的iPhone处理器一样,以应用处理器和DRAM两个封装重叠在一起的PoP(package on package)构造安装在主板上。340个管脚的DRAM封装中收纳了2块标有尔必达存储器制造标记的4Gbit LPDDR2内存。主内存容量为1GB,比iPhone 4的“A4”和iPhone 4S的“A5”增加了一倍。

  A6的芯片封装在采用6层布线转接板的1224管脚的封装中。芯片面积约为96.7mm2(实测值,以下相同),比A5缩小了约21%(图1)。从芯片四角的标记等来看,估计是三星电子采用32nm工艺技术制造的。与采用三星45nm工艺技术制造的A5相比,实现了微细化注1)。

图1:配备两个CPU内核和三个GPU内核
苹果处理器“A6”采用了估计是三星利用32nm工艺技术制造的芯片。除了两个CPU内核和三个GPU内核外,还有大量的内置格子状SRAM块的各种运算电路。电路块的用途是《日经电子》推测的。

注1)苹果公司并不是首次采用32nm工艺技术。据《日经电子》调查,该公司从2012年春季就开始在“Apple TV”等产品上配备A5的32nm版。通过为此次的A6以及第四代iPad配备的“A6X”采用32nm工艺技术,估计苹果的处理器完成了从45nm工艺向32nm工艺的过渡。

  仔细观察从封装中取出的A6芯片发现,A5和A6的CPU内核设计截然不同。A5的CPU内核中除SRAM块以外看不到其他明确的形状。而A6的CPU内核中可以看到排列有序的运算器(图2),“很显然是根据数据总线手工设计的”(协助分析的人士)。A5及以前的处理器都是以工具合成为前提设计的。

图2:CPU由“自动设计”改为“手工设计”
A6彻底改变了CPU部分的设计方法。与除了SRAM块以外看不到明确形状的A5的CPU相比,A6的CPU钟能看到大量清晰的小图案。估计是根据数据总线手工设计的。

CPU部分的电路规模增大

   下面就来看一下这款CPU内核的真面目吧。工作频率和指令集可以通过基准测试工具“GeekBench 2”获知。在iPhone 5上运行GeekBench 2后可知,A6集成了两个支持ARMv7命令的最大约1.3GHz的CPU内核。上一代的A5集成了两个最大800MHz(iPhone 4S,iPad 2为1GHz)的“Cortex-A9”内核。二级缓存容量方面,A5和A6均为1MB,没有变化。

  比较A5和A6的芯片发现,CPU部分的电路规模扩大了。A5包括二级缓存在内的CPU部分的面积为,45nm版约18.2mm2,32nm版约10.4mm2。而A6扩大到了约15.9mm2。估计是为了提高最大工作频率和单位频率的性能,所以扩大了CPU内核本身的电路规模。

  从以上分析中可以了解到,苹果并没有将ARM公司授权的内核直接安装到产品中,而是在ARM公司的架构授权下自主开发了与ARM指令集兼容的CPU内核。对于A6,苹果介绍称,“与A5相比拥有2倍的CPU性能和2倍的图形性能”。估计是通过以1.3GHz驱动ARM公司新一代 “Cortex-A15”级内核的自主CPU,实现了以往2倍的性能注2)。

注2)ARM公司的CPU内核每1MHz的性能如下:Cortex-A9为2.5 Dhrystone MIPS/MHz,Cortex-A15为3.5 Dhrystone MIPS/MHz。

毫不吝惜手工作业化带来的负担

  某半导体技术人员指出,“A6采用的基于数据总线的手工设计与以工具合成为前提的设计相比,需要约10倍的工作量”。可能在苹果看来,即使要承担这么大的负担,但为了实现可提高产品魅力的低耗电和高性能,也必须亲自进行CPU设计。苹果公司还有一个优势,那就是通过在iPhone、iPad和iPod touch等多款产品中采用相同的处理器,可以摊薄自行设计增加的开发成本(表1)。


  从A6芯片看来,苹果有可能在CPU部分嵌入了自主机构。比如,有看起来像是双核子CPU的电路。ARM公司发布了可以在电力效率高的“Cortex-A7”和峰值性能高的Cortex-A15之间切换使用的“big.LITTLE”技术。虽然构成不一定与该技术相同,但估计A6在低电力工作时的处理和实时性高的处理等是通过子CPU来执行的。(记者:佐伯 真也、竹居 智久,《日经电子》)

关键字:A6处理器  手工设计

编辑:北极风 引用地址:http://www.eeworld.com.cn/xfdz/2012/1129/article_17386.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
A6处理器
手工设计

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 
电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved