千兆以太网交换芯片BCM5690及其在交换整机中的应用

2007-03-09 19:03:27来源: 互联网
摘要:BCM5690是BroadCOM公司推出的集成有12个千兆端口和1个万兆端口的多层交换芯片。文章比较全面地介绍了该芯片的结构和功能特性,给出了它的访问控制方式和数据流程,同时给出了用BCM5690设计交换整机的硬件结构和软件实现方法。 关键词:千兆以太网;BCM5690;堆叠;数据流程 目前,万兆芯片技术不断取得新的发展,尤其在“真”万兆的问题上,只有拥有更先进的芯片,设备厂商才能够在芯片功能与特性的基础上开发自身的交换机体系架构。虽然Broadcom、Intel、Marvell、美国国家半导体(NS)、英飞凌(Infineon)和意法半导体(STMicro electronics)都推出了最新的千兆以太网芯片产品。但万兆芯片的发展无疑会从硬件与架构层面来加快万兆产品的发展速度。 为此, BroadCOM公司开发了BCM5690(12+1)单芯片交换方案。该集成电路芯片集成了12个千兆端口和1个万兆端口,是一款功能比较强大和全面的三层千兆以太网交换芯片。文中将详细介绍BCM5690芯片的功能特性以及基于该芯片的交换机实现方法。 1 BCM5690芯片简介 1.1 BCM5690芯片结构 BCM5690是芯片提供有12个GE接口(千兆端口)和1个HiGig接口(内联端口),并具有堆叠功能。器件的端口采用PCI接口进行管理。其结构框图如图1所示。 由图1可以看出:BCM5690芯片由以下一些主要功能模块组成: (1)GIGA接口控制器GPIC:用于提供GE口与交换逻辑之间的接口。 (2)内联端口(HiGig)控制器IPIC:主要提供HiGig口与内部交换逻辑之间的接口,有时也被用于多片BCM5690之间的堆叠操作。 (3) CPU管理接口CMIC:主要提供CPU与BCM5690设备不同功能块之间的接口,同时也用于诸如MIIM、I2C和灯的处理等功能。该模块通过PCI接口与CPU相联,可使CPU访问和控制BCM5690,而DMA引擎则支持数据从CPU传向BCM5690或从BCM5690传向CPU。 (4) 地址解析逻辑ARL:该逻辑功能模块可在数据包的基础上确定该数据包的转发策略。它利用二层表(L2_TABLE)、二层组播表L2MC TABLE、三层表(L3_TABLE)、三层最长前缀匹配表(DEF_IP_HI和DEF_IP_LO)、三层接口表L3-INTF、IP组播表(L3_IPMC)、VLAN表(VLAN)以及spanning tree Group表(VLAN_STAG)来决定如何转发数据包。 (5) 公共缓冲池CBPCBP实际上是1MB共享的包缓冲区。CBP由8192(8K)个单元组成,每个单元128字节。设备里的每个数据包消耗一至多个单元。 (6)内存管理单元MMU:BCM5690有一个单独的内存管理单元。每个MMU与设备的功能块(GPIC、IPIC等)相关联。MMU负责数据包的缓冲和调度。它首先接收数据包,然后再将数据包缓冲,并在发送时加以调度,同时它还管理交换单元的流控特性。概括来说,就是缓冲逻辑、调度逻辑、流控逻辑。缓冲逻辑从CP-BUS接收包并存放在CBP,同样也从CBP获取包并将它们发送到CP-BUS上去。包的发送顺序由调度逻辑根据包的优先级别确定。流控逻辑包括Head-of-LineHOL阻塞预防和Backpressure两种方式。 这些功能模块之间可通过两条内部总线联系起来:CP-Bus(图1粗黑线所示)、S-Channel Bus图1细黑线所示。其中CP-Bus用于芯片内数据包的高速传输,它支持所有端口的同时线速转发。而S-Channel Bus则有两个作用:第一是用于MMU到其它功能块的流控;第二是通过CMIC利用软件控制来访问内部寄存器和表。 1.2 BCM5690芯片特性及功能介绍 Broadcom公司XGS系列芯片的重要特性是具有堆叠功能,该功能可以将多个交换芯片组合在一起,以形成一个更大规模的系统,或者将多个带交换芯片的系统组合在一起形成一个完整的系统设备。这种功能最多可以实现30个设备的堆叠。 BCM5690能够通过Hi-Gig和GIGA来扩展系统容量。它有四种模式,其中cascade模式通过Hi-Gig口单向互联来形成(环行组网);而全双工堆叠模式则通过BCM5690的Hi-Gig口双向地与BCM567X相连来扩展容量(环形组网);第三是chassis模式,该模式是将Hi-Gig通过背板互连形成(星形组网)。可实现冗余备份和逐级交换,不需中转,且效率比环行组网高;最后是SL形式的堆叠,它通过GIGA口来互连BCM5690。图2所示为BCM5690的逻辑框图。 BCM5690是一款千兆以太网交换芯片,它支持二层交换、三层路由以及第2~7层数据包的分类和过滤等。 地址解析逻辑是BCM5690集成电路芯片的中心部件GPIC的入口逻辑用它来决定单个包的转发方向。 BCM5690集成电路芯片中的快速过滤处理器(FFP)是一个通过第2~7层数据包进行分类和过滤的引擎。每个GE口各有一个FFP来负责包的分类和更新。FFP可以通过配置寄存器GIMASK和GIR-ULE来改变符合条件的数据包特性其中GIMASK用于配置匹配选项,GIRULE用于产生操作命令。对于每个数据包来说,最多可以改变16个匹配特性。如果同时有多个特性符合匹配条件,则在GIMASK里处于高位的优先配置。 对于包的缓冲和流控,BCM5690还集成了1MB的数据包缓冲区CBP,这个缓冲区可为所有端口共用。 BCM5690中的寄存器MIRROR_CONTROL和IMIRROR_CONTROL用来设置被镜像端口与镜像端口,两个寄存器的内容应保持一致。它支持本芯片内的镜像。 BCM5690集成电路芯片中的链路聚合(trunk)最大可支持8端口的Trunking,共32组Trunk,并可进行跨芯片的端口Trunk。另外,BCM5690还支持速度高达 66MHz的PCI接口,并可对所有数据包的线速交换以及RMON、SNMP、STP和Rapid STP提供支持。 2 访问控制方式及数据流程 2.1 访问控制方式 BCM5690支持一系列符合PCI标准的寄存器这些寄存器允许对设备再分配MODID、地址空间的自动配置和再映射。CPU对BCM5690的控制都是通过访问PCI寄存器来实现的。BCM5690的寄存器分为直接访问和非直接访问两种。可直接访问的寄存器映射到PCI的内存空间这些寄存器相对于PCI控制寄存器有一个固定的地址偏移。上电初始化期间,系统自动配置每个PCI设备的基地址及地址范围,以便能够唯一地访问每一个PCI设备中的寄存器。BCM5690的访问机制分为三个类型:一是PCI配置空间;二是PCI memory 映射的I/O,比如通过PCI设备对DMA、MIIM和I2C的控制;第三是消息机制。 2.2 数据流程 所有的数据流通过交换芯片都要经过输入部分(Ingress)、内存管理单元(MMU)和输出部分(Egress)这三个流程。其数据流程如图3所示。 Ingress(输入逻辑)是数据包在每端口上的逻辑流程。每端口都有自己的输入逻辑,输入逻辑负责所有包的转发(交换)策略,决定将包送给哪个端口,根据转发信息将数据包发送给MMU,进行缓冲和调度,并以线速对包进行处理。输入逻辑与大部分交换功能关联。 MMU(内存管理单元)主要负责数据包的缓冲与调度,它接收从输入逻辑过来的数据包并缓冲这些包,同时对这些包进行调度并将它们送给输出逻辑。数据包进入MMU时将存储在CBP里。CBP有1MB的大小供所有端口共用。MMU主要有四部分功能:资源计数、背压、HOL预防机制、调度。其中资源计数主要是统计当前消耗的CBP单元数或CBP数据包个数,决定数据包什么时候进入背压或HOL预防;调度则是根据优先级和COS的四种调度准则来确定包发送的先后顺序和权重。 Egress(输出逻辑)主要从MMU获取数据包并将其送入各个端口,这是整个流程中最简单的一环。它先将包发给输出端口,然后确定是否在发送的数据包上添加tag。具体流程如下:首先从MMU请求数据包,如果发送的包要求不带tag,则负责将tag去掉;然后计算数据包的CRC;最后将包交给MAC发送(特殊情况下,CMIC将直接把数据包以DMA方式发送给CPU)。 3 基于BCM5690的交换整机设计 3.1 硬件实现 笔者在设计中采用了两片BCM5690和四片BCM5464,外加四个SFP接口的千兆光接口来实现16端口的10/100/1000M的电口和4个千兆光口的交换整机。BCM5464是BroadCom的四端口的千兆PHY。 图4是该交换整机的主控板硬件结构,其硬件电路由交换单元、物理接口单元、RJ45和灯接口单元、光接口单元、控制单元、CPU连接器单元、时钟单元、电源单元组成。其中交换单元选用了两片BCM5690,它们之间通过Hi-Gig口背靠背连接实现通信,带有与其它大部分单元的接口。每片BCM5690通过PCI接口与CPU连接器相连,主要用来与CPU通信以实现对芯片的管理。 图4所示电路中的CPU采用Motorola公司的PPC8240,主要负责整个系统的运转调度。12个电口通过背板总线与各个线卡相连,以实现各线卡的上联功能。当主控板单独作为一个独立的三层交换机时,它将同时作为与其它三层设备互联的接口。4个千兆光接口与本设备上联可扩展以太网的传输距离。 本系统使用了两个背靠背连接的BCM5690来进行设计,这样可将该系统归为cascade模式。在堆叠完成之后,通过在堆叠口的以太网包首部加上头信息,可使芯片与芯片之间、系统与系统之间通过Broadcom专有的通信协议来实现相互之间的信息传输,从而实现数据包在不同芯片、不同系统之间的转发。 另外,还可以通过设置IPIC CONFIG 寄存器(IPIC_CASCADE, MY_MODID)、MODPORT表和Giga bit端口CONFIG寄存器来对堆叠进行配置。 3.2 软件实现 a.初始化流程 在设计软件模块的初始化流程时,首先是头模式的设置,由于BCM5690固定工作在小头little_endian模式,而PPC8240工作在大头模式,因此需要对头模式进行设置;接下来是查找PCI设备,以获取各个PCI设备的设备号以及各自的基地址;之后应对堆叠模式进行设置,以便两片BCM5690之间的二层表内容能够互通;最后是基本交换功能和DMA通道的配置。 b.软件结构 图5是笔者设计的软件结构简图。其中涉及驱动程序和驱动程序封装的是SAL层、Driver层和BCM层。SAL层可对操作系统与驱动层进行隔离,可提供PCI中断以及PCI设备的查找、线程、中断、同步和内存管理。Driver层包括BCM5690寄存器的访问方式实现、表的初始化、内存初始化、芯片堆叠模式的设置、L2和L3地址的操作与查找、数据包的发送/接收以及端口的管理等。

关键字:千兆以太网  以太网  交换  芯片

编辑: 引用地址:http://www.eeworld.com.cn/wltx/qtjs/200703/2484.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
千兆以太网
以太网
交换
芯片

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 
电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved