FPGA基互联网系统的设计

2006-05-07 15:50:10来源: 电子产品世界

    信息高速公路增长迅猛,变化迅速,并遇到了严峻挑战。互联风基础结构市场上的激烈竞争,使产品日见复杂,而开发窗口又越来越窄。更为甚者,网络系统开发才必须遵守种种不断发展变化垢标准和协议。在这种严峻的市场条件下,难怪实现可编程硬件会受到互联网基础结构设计者的欢迎。目前的现场可编程门阵列(FPGA)和可编程逻辑器件(PLD),结构上达到数百万门,可支持极为复杂的系统设计。在蓬勃发展中的互联网市场上,热衷于提供服务的PLD厂商又不断地丰富着预定义的组网和通信系统库。

    这些预先存在的设计内容,加上有现货的现场可编程器件,将传统的定制集成电路开发周期缩短数月之多。对于组网与互联网支持提供者,可编程性有另一重大优点:差键的灵活性功能使系统易于适应不断演变的标准,并迅速形成各种派生产品。

    当今数百万门级的FPGA对互联网基础结构的设计确实具有巨大的支持。不过,发挥这种强大技术需要有一种新的设计方法。传统设计流程,其合成与物理设计过程均依次进行,相互隔离,已显得远远不够了。门数的激增,以及影响器件性能的显著的互连延迟,使传统流程中门级平面设计的不精确性和繁琐的反向注释难于控制。只有用一种更为集成化的、同时包括合成与物理效果的流程,才能使器件性能和设计周期符合市场要求。

严峻现实

   
当前,必须为可编程器件寻找新的设计方法,在技术上受两个现实问题的推动:剧增的设计复杂性与互连延时的显著性。FPGA采用0.25微米和0.18微米加工工艺后,数百万门电路可做到一个芯片上。伴随着高密度和小尺寸而来的,是决定因素由门数转向互连延时。根据逻辑门的延时特征来评估集成电路的性能已不可能。决定器件性能的首要因素是布线。

    延时起决定作用,标志着这样一个时代的结束:可以把设计流程当作相互隔离的“串行”过程。(称当前端与后端设计步骤)来管理。设计的各个阶段,如合成、平面设计和验证,不再相对孤立地进行,而是由阶段间的反向注释加以修正和细化。

    将传统的设计流程应用到当今亚微米级的电路,将完全陷入物理设计间费时费力的重复性劳动之中。其中最麻烦的,要属门一级的平面设计,这一过程中的不精确性增加了设计时间,损失了某些设计性能。传统设计流程也难以适应集成设计,这是它不适于当气复杂系统开发的另一原因。

    这就是说,装配电路复杂性的飙升,以及市场压力的无性,使转向更具集成性的设计流程成为必然。当然,新流程的基本特点,必须保证制造的可编程器件具有高性产率和灵活性。总之,互联网基础结构设计者需要采用更好的工具,精确、高效地管理大型超深度亚微米的设计。高效的流程必须准确表现出所有设计阶段的互连效果。设计管理能力于今日也十分重要,以便集体更快地开发产品。另外,设计工具应具有智能,以便清楚地显现出不同的可编程体系结构。

关键环节

   
互联网基础结构器件开发者采用创新的自动化设计技术,可实现可编程器件的一种高效设计方法。这种方法的关键实现技术是“物理合成”,一种使复杂的物理效果在合成期间显现出来的过程。物理合成之所以优于后放置与布线定时反向注释和门级再合成,在于它根据物理特征将设计逻辑进行了重新构造。以清晰的逻辑和门级映象来对逻辑进行智能重构,与传统的方向注释式“插件重排”方法相比,是一个巨大的进步。这种重构减少甚至消除了合成和放置与布线等阶段间的重复劳动,既提高了生产率,又改善了设计性能。

    在合成期间采用物理优化技术,可进一步改进超深度亚微米PLD的性能,这种优化是用物理设计特征去影响电路的实际拓扑。它使受物理约束的信息,如寄存器传输级(RTL)配置和局部互连延时,能与合成过程相互通信,因而在耗时的放置与布线之前,已在物理上对设计优化。

    采用FPGA,合成并带有集成物理优化能力的PLD设计,利用现有的设计自动化技术,目前已实际可行。比如,采用现有最新的物理合成和优化工具,可以将复杂程度最高的超深度亚微米FPGA技术加以高效实现并优化。在对硬件插述语言(HDL)源码编译之后,但在映象之前,要确定物理与计时约束,为合成作好准备。寄存器传送的数据,由物理约束制图编辑器处理,该编辑器物物理信息传至合成单元,使定时与物理约束在电路优化过程中得到体现。这几种工具都在寄存器传输级运行,在合成期间进行粗粒度的物理配置。因为通过定时与物理约束已将设计者的意图体现出来,所以物理层次的性能得到了优化。

    物理优化技术也是一种设计控制,使产品性能达到预期目标。基于互联的逻辑优化,自动逻辑复制,以及关键路径边界优化等技术,都可在不改变HDL源代码的条件下改进性能。这几种优化方法,都利用物理设计特征对电路拓扑结构的影响,来改进合成结果。物理约束信息,如PTL配置与局部互联延时,在合成期间被加以利用,以便在耗时的放置与布线阶段之前将设计优化。

    设计管理能力有助于多型化设计与集体设计,这对适应快节奏的互联网市场尤为重要。以项目为基础而实现多种型号的流程,只利用一套源码即可并行开发多种设计方案,如不同尺寸与速度的权衡。体现在基于RTL的平面设计中的性能划分与放置使团队工作更有效。在事先不清楚关键路径时,将其隔离在一个单独区域内,可以实现上述目的。

    集成设计采用这种办法后,可避免逻辑划分上的风险,并且从设计之始即高效组织起来。对设计作这种划分之后,定时估计精确性与沿用的全局估计相比,有相当大的改进。

    FPGA物理合成技术功能很强,有种种实际好处。把设计置于RTL并显现出互联效果,可有效地优化设计,避免既易出错又耗费时间的交互式设计循环。已作的对比表明,这些技术比只采用传统的逻辑合成,可提高45%的设计性能。

    与依赖反向注释与网表平面设计的方式相比,物理合成方式已使设计在性能上有重大改进,生产率有很大提高。用这种能力可获得足够的定时余量,进而通过用较便宜的、速度稍低的器件,使成本大幅降低。交货迅速,性能上乘,以及可编程技术的灵活性,为网络供应商对付不断变化的标准带来了必要的灵活性。

    网络基础结构方案的设计者面临的重大挑战,源于市场的波动性、竞争性,以及参与这类市场角逐所需的复杂技术。可编程器件可达到的灵活性和功能上的先进性,使之成为适应这一市场的理想产品,不过实现选择只是整个方案的一部分。

    针对FPGA的设计自动化技术,即FPGA物理合成,在最先进的可编程技术与寻求独特优势的设计者之间,架起了重要的桥梁。以先进的物理合成技术为基础的集成化设计流程,得到各方面用户的支持,在应战当今的复杂系统、动态市场和深度亚微米现实方面,起到了举足轻重的作用。

关键字:互联  互联网  系统  设计

编辑: 引用地址:http://www.eeworld.com.cn/wltx/qtjs/200605/3081.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
互联
互联网
系统
设计

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 
电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved