利用TL16C750实现DSP与PC机的高速串行通信

2006-05-07 15:50:06来源: 国外电子元器件

实现系统的高速串行通信,从而增强系统的通信接口控制能力。文中介绍了TL16C750的性能及与通信有关的寄存器,给出了TL16C750在TMS320C50与PC机通信系统中的硬件应用电路及TMS320C50初始化TL16C750的软件编程

数字信号处理  通信接口  扩展  异步通信  TL16C750

    通用数字信号处理器DSP)以其很强的数据处理能力使其在高速数字信号处理方面得到广泛的应用,但是它的通信接口控制能力比较弱。如TMS320C50,它有两个串口,其中一个是TDM(Time Division Mulitipl),另外一个串口常被语音接口占用。当TMS320C50独立构成一个处理单元时,往往需要与外设交换一些数据,通信能力弱就会影响DSP的应用。在研制语音信号频谱分析仪时,笔者以TMS320C50作为信号处理单元进行快速傅立叶变换(FFT),然后将转换的结果通过串口传送到PC机显示或作进一步处理。由于系统的实时性要求较高,如何实现TMS320C50与PC机高速和可靠的通信问题就显得更加重要。

1 异步通信芯片TL16C750

    对TI(德州仪器)的TMS320系列的数字信号处理器来说,设计串口的方法一般有两种:第一种是利用通用的I/O口线XF和BIO来构成串口,由软件来设定波特率,在DSP不繁忙的情况下,往往采用这种方法;但是当这两种I/O线被占用或通信的实时性要求较高时,DSP应该通过扩展异步通信芯片来实现高速串行通信。

    TL16C750是TI公司的异步通信芯片,其主要特点如下:

    ●管脚与TL16C550B/C兼容;

    ●可由软件设定16字节或64字节的FIFO以减少CPU中断;

    ●最高可达1M的波特率,其波特率发生器可编程

    ●具有可编程的串行数据发送格式:

    数据位长度为5、6、7、8;

    具有偶校验、奇校验或无校验模式;

    停止位长度为1、1.5、2;

    ●采用44引脚PLCC(Plastic Leaded Chip Carrier)封装

1.1 TL16C750的引脚功能

    TL16C750的引脚图如图1所示,各主要引脚的功能说明如下:

    A0~A2:片内寄存器的选择信号;

    D0~D7:双向8位数据线;

    CS0、CS1、CS2:输入片选信号,当CS0=CS1=1且CS2=0时,TL16C750被选中;

    ADS:是地址选通信号,该脚有效时,可将CS0、CS1、CS2及A0、A1、A2锁存在TL16C750内部;

    XIN、XOUT:外部时钟端,该两脚可接晶振或外部时钟信号;

    RXRDY是接收准备好信号,当TL16C750已经从串行输入端接收了一个字符时,该信号失效,在中断方式时可作为中断请求信号;

    TXRDY是发送准备好信号,当TL16C750允许发送且发送缓冲区为空时,该信号有效,在中断方式时可作为中断请求信号。

1.2 TL16C750的片内寄存器

    TL16C750内部共有11个寄存器,这些寄存器分别用于实现通信参数的设置、对线路及MODEN的状态访问、数据的发送和接收以及中断管理等功能。编程人员可由A0、A1、A2三条片内寄存器选择线和线路控制寄存器的除法数锁存器访问位DLAB一起通过多路复用进行访问或控制TL16C750的任何一个寄存器。表1给出了访问这些寄存器时DLAB和A0、A1、A2的状态。因为接收/发送缓冲寄存器的DLAB、A0、A1、A2各位都相同,因此还必须通过读/写信号来加以区分:鸡使用IN指令时,接收缓冲寄存器被访问,鸡使用OUT指令时,发送缓冲寄存器被访问。

    下面对与TMS320C50和PC机通信有关的寄存器做一简单介绍。

表1 TL16C750的片内寄存器

DLAB A2 A1 A0 寄存器
0 L L L 接收/发送缓冲寄存器
0 L L H 中断允许寄存器
X L H L 中断识别寄存器
X L H L FIFO控制寄存器
X L H H 线路控制寄存器
X H L L MODEN控制寄存器
X H L H 线路状态寄存器
X H H L MODEN状态寄存器
X H H H 高速暂存寄存器
1 L L L 波特率因子寄存器低位
1 L L H 波特率因子寄存器高位

    线路控制寄存器(LCR)用来存放串口传送的二进制位串行数据格式,LCR是一个8位寄存器,各位的定义如下:d0d1是字长选择位,若d0d1=00,传送的字长为5位;d0d1=01时字长为6;d0d1=10时字长为7;d0d1=11时字长为8。d2位是停止位选择,,d2=0时停止位为1位;d2=1时停止位为1.5位。d3位是校验有效位,d3=0时校验有效;d3=1时校验无效。d4是校验类型位,d4=0时进行奇校验;d4=1时进行偶校验。d7位(DLAB)是锁定特率发生器位,d7=1时访问波特率因子寄存器;d7=0时访问其它寄存器。

    线路状态寄存器(LSR)用于记录串行数据发送和接收过程的状态信息,CPU可在集体时候读取这些信息。该寄存器的状态位如表2所列。

表2 TL16C750寄存器的状态位

LSR的各位 1 0
d0接收完成标成 接收完毕 读后复位
d1接收重叠标志 发生重叠 读后复位
d2奇偶校验错标志 奇偶校验错 读后复位
d3格式错标志 接收有错 接收无误
d4间断标志 连续收到0 未间断
d5发缓冲器空标志 THR已空 写THR复位
d6发移位寄存器空标志 已空 未空
d7接收器FIFO出错 FIFO有错 FIFO无错

    两个8位波特率因子寄存器可构成一个16位的波特率因子寄存器。TL16C750的内部波特率发生器可产生发送数据的时钟信号。波特率因子可以通过下列算式求出:

    波特率因子=基准时钟频率/(16×波特率)

    这个波特率发生器可以利用比较通用的三种不同频率产生标准的波特率。这三种不同的频率为1.8432MHz、3.072MHz和8MHz。可以任意选择写入波特率因子的高字节和低字节的顺序,但写入前必须置线路控制寄存器(LCR)的d7(DLAB)位为1。写入波特率因子后应将线路控制寄存器的d7恢复为0,以便访问其他寄存器。在外接晶振为1.8432MHz时,几种常用的波特率所对应的波特率因子寄存器的值如表3所列。

表3 波特率因子对应的波特率因子寄存器的值

波特率 波特率因子寄存器的值
3600 32
4800 24
9600 12
19200 6
38400 3

2 TMS320C50与PC机串行通信的硬件电路

    TMS320C50与PC机通信的硬件电路如图2所示。图中,TL16C750的CS0和CS1都接高电平,而CS2接TMS320C50的IS。IS是TMS320C50的外部I/O空间选择线,它和PS(程序空间选择)、DS(数据空间选择)一起来确定CPU所访问的空间。当TMS320C50使用IN、OUT指令对TL16C750的内部寄存器进行访问时,IS信号有效,TL16C750被选中。

    当XIN、XOUT端外接1.8432MHz晶振时,TMS320C50以28400的波特率与PC机通信,所以波特率因子寄存器的低位的值应为02H,高位值为00H.

    TL16C750的数据线D0~D7直接与TMS320C50的D0~D7数据线相连;TL16C750的片内寄存器选择线接TMS320C50的A0~A2。

    由于TL16C750的读信号和写信号保持时间的典型值均为40ns,因此可以将TMS320C50的WR和RD直接连到TL16C750的WR1和RD1,为了避免与其它I/O端口发生冲突,在硬件电路设计中,将TMS320C50的RD信号线与两条高位地址线A15、A14及IS经一个与非门后再接到TL16C750的RD1端。实践证明:这样的设计在解决地址冲突的基础上对写信号性能也有一定的改善作用。TMS320C50的读信号也作了类似的处理。具体的电路如图3所示。

    由于RS-232-C电路电平与CMOS电平不同,因此RS232驱动器与CMOS电平连接时必须经过电平转换。本系统采用MAX3232完成这一功能,MAX3232具有一个专有的低压降发送器输出级,在其以双电荷泵3.0~5.5V供电时,可获得真正的RS-232性能。该器件只需4个0.1μF小型外接电容,可在维持RS-232输出电平的情况下确保运行于120kb/s数据率,因此十分适合高速串行数据通信的场合。TL16C750的串行输入线(SIN)和串行输出线(SOUT)分别接MAX3232的R1OUT和T1IN,经电平转换后由MAX3232的T1OUT和R1IN连接到PC机的串口。

    TL16C750与TMS320C50虽然可以通过查询的方式工作,但这样会降低系统的性能。笔者在本系统中利用RXRDY和TXRDY来引入外部中断,从而使系统工作在中断方式,这样就保证了TMS320C50和PC机的高速通信。由图2可知,RXRDY将产生外部0中断(INT0),而TXRDY将产生外部1中断(INT1)。

3 软件设计

    该系统软件设计包括PC机、TMS320C50及TL16C750的初始化和通信协议等。下面将结合本系统的硬件给出TMS320C50初始化TL16C750的程序。初始化的主要任务是设置操作所需要的参数,这些参数包括串行通信时数据串的数据位数、停止位数、奇偶校验等。另外,还需要设置发送和接收的波特率及中断方式。

    在本系统中,TL16C750的线路控制寄存器(LCR)的地址为8003H(A15=1,A14=0)。波特率设置为38400,波特率因子寄存器的高位是00H,低位为03H。通信格式为8位数据位,2位停止位,奇校验,线路控制寄存器的值(LCR)为07H。系统工作在中断方式,应允许接收就绪中断和发送缓冲区空中断,相应地,中断允许寄存器的值亦设置为03H.具体程序如下:

    TEM-BUF EQU 80H

    AORG 40H

    INIT-TL16C750 ROVM

    LACK 80H;DLAB=1,设置波特率

    SACL TEM-BUF

    OUT TEM-BUF,8003H

    LACK 00H;波特率为38400,

    SACL TEM-BUF;16位波特率因子寄存器的值为0003>

    OUT TEM-BUT,8001H

    LACK 03H

    SACL TEM-BUF

    OUT TEM-BUF,8000H

    LACK 07H;通信格式设定,8位数据

    SACL TEM-BUF;2位停止位,奇校验

    OUT TEM-BUF,8003H

    LACK 03H;设置中断允许寄存器

    SACL TEM-BUF

    OUT TEM-BUF,8001H

4 结束语

    通过扩展串口完成TMS320C50与PC机通信时,其硬件接口简单,数据传送距离远、使用经济。该电路及其软件经与微机的通信实践证明,在波特率为38400时可实现与PC机的可靠通信。

关键字:利用  实现  高速  串行通信

编辑: 引用地址:http://www.eeworld.com.cn/wltx/qtjs/200605/3039.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
利用
实现
高速
串行通信

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 
电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved