DAB接收机的样机设计

2007-01-05 13:50:10来源: 今日电子

与现行广播相比,数字音频广播(Digital Audio Broadcasting,简称DAB)这种新的传输系统凭借其诸多优点而引起了国际通信行业的瞩目,并获得了迅速的发展。我国广播电影电视行业标准《30~3000MHz地面数字音频广播系统技术规范》自2006年6月1日起实施。 该标准是DAB标准,适用于移动和固定接收机传送高质量数字音频节目和数据业务。

由于手机电视将为2008北京奥运提供服务,国内多家单位已积极致力于DAB的研制开发。本文将介绍DAB接收机的样机设计。

系统的性能要求

欧洲DAB系统规定了4种模式,本设计采用的是第1种模式,具体参数如表1所示。其中,L表示一的符号数,K表示每个符号的子载波个数,TF表示一帧的持续时间,TNULL表示空符号持续时间,Ts表示每个符号的持续时间,Tu表示有效符号的持续时间,Δ表示保护间隔的持续时间。

表1 第1种DAB传输模式的具体参数


采用这一模式的设计要求为:带宽1.536MHz,载波频率174~240MHz,误码率不超过10-4。

方案原理及设计思路

1 方案原理框图

DAB接收机原理框图如图1所示。DAB接收机将从天线接收到的信号经过高频头转为中频模拟信号,放大后进行A/D变换,得到数字信号。其中A/D采样时钟受晶振VCXO的控制,采样时钟偏移由采样时钟同步部分估计得到。A/D转换后的数据一路做AGC检测去控制高频头的输出,另一路经过R/C变换成FFT所需要的两路实虚部数据信号。时间同步部分估计得到一个时域符号的同步头,并粗略地估计由于收发频率不一致而引起的频偏。经过FFT变换后,频率同步单元定出FFT的窗口位置,校正带有频偏的数据。校正后的数据经过信道估计,得到当前实时的信道响应,经过信道均衡处理以消除信道多径衰落的影响,然后再经过解映射软判决译码和解扰,然后将音频信号送入信道解码器解码,接着进行信源解码和音频综合,最后经D/A还原成模拟音频

图1 接收机原理框图


2 方案的设计思路

DAB接收机主要由数字下变频、同步、OFDM解调和Viterbi译码四大部分构成。

数字下变频就是把ADC输出的中频数字信号变为数字基带信号,也就是在数字上实现频谱的下搬移,主要包括希尔伯特变换、频谱下搬移及降采样等。

同步部分按功能包括符号定时同步、载波频率同步和采样时钟频率同步,以FFT为界可以分为时域同步和频域同步两部分。

OFDM解调包括FFT和差分解调等,经FFT和差分解调后的数据再经过频域解交织后进行QPSK解映射及量化,送给后续Viterbi译码器进行软判决译码。

对OFDM解调送来的数据提取快速信息信道(FIC)数据进行解收缩、Viterbi译码、解扰,得到复合结构信息(MCI),再利用MCI对主业务信道(MSC)数据进行译码。

DAB接收机硬件电路设计

1 方案结构框图

根据对DAB接收机组成部分的分析,本次设计采用FPGA+DSP的设计方案,DAB接收机完整的结构框图如图2所示。DAB信号从天线接收后进入高频头部分,选出所需的频率块,然后将选出的高频信号送入混频器,变为中心频率为38.912MHz、带宽为1.536 MHz的中频信号,中频信号滤掉无用的频谱部分后再经频率变换和滤波,变为中心频率为2.048 MHz、带宽为1.536MHz的基带信号。然后进入ADC,采样速率为8.192MHz,转换成数字信号后进入FPGA。FPGA完成并串转换,同步和解调, 以及VCXO所需的控制电路等。处理后的数据进入DSP,DSP外部时钟为24.5MHz,所以DSP可进行4倍频,工作于100MHz。DSP中完成解交织、Viterbi译码、解扰以及音频解码,最后数据被送入DAC,恢复出原始模拟信号,送入喇叭即可收听。

图2 接收机的结构框图


2 器件的选型

器件的选型要求在满足系统需求的情况下力争使成本最低,功耗最小,设计方便且易于调试,所以要全面兼顾芯片的运算速度、价格、硬件资源、运算精度、功耗以及芯片的封装形式、质量标准、供货情况和生命周期等。综合考虑以上几方面因素,本次设计中ADC选用TLV5535,DAC选用AKM4352,FPGA选用EP1S40,DSP选用TMS320VC5510。

TLV5535是一款性能优良的8位ADC,具有35MSPS的采样速率,3.3V单电源供电,典型功耗只有90mW,模拟输入带宽达600MHz,很适合本设计。AKM4352是非常适合便携式音频设备的DAC,带宽20kHz,采样速率8~50kHz,工作电压为1.8~3.6V,通带波动只有±0.06dB,阻带衰减达43dB,性能非常优良。TMS320VC5510是TI公司的一款高性能、低功耗DSP。它具有很高的代码执行效率,其最高指令执行速度可达800MIPS,双MAC结构,可设置的指令高速缓冲存储器容量为24KB,片上RAM共160K×16b,此外还有3组多通道缓冲串行口和可编程的数字锁相环发生器等,I/O电压??? 3.3V,内核电压1.6V。EP1S40是ALTERA公司Stratix系列FPGA,具有非常高的内核性能、存储能力、架构效率,提供了专用的功能用于时钟管理和数字信号处理应用及差分和单端I/O标准,此外还具有片内匹配和远程系统升级能力,功能丰富且功耗较小。EP1S40的片内资源也足以满足本设计所需。

3 主要模块的电路设计

ADC与FPGA相连,并在FPGA内完成并串变换,译码电路也由FPGA来完成。FPGA与ADC间的连接包括数据线和时钟线,ADC的时钟由FPGA来提供,数据线和时钟线均与FPGA的I/O引脚直接相连即可,如图3所示。

图3 ADC与FPGA连接原理图


DSP通过异步串行口与DAC连接,如图4所示,DAC输出的模拟信号经滤波后可直接输出语音信号。

图4 DSP与DAC连接原理图


现今的高速DSP内存不再基于Flash,而是采用存取速度更快的RAM。DSP掉电后其内部RAM中的程序和数据将全部丢失,所以在脱离仿真器的环境中,DSP芯片每次上电后必须自举,将外部存储区的执行代码通过某种方式搬移到内部存储区,并自动执行。常用的自举方式有并行自举、串行自举、主机接口(HPI)自举和I/O自举。HPI自举需要有一个主机进行干预,虽然可以通过这个主机对DSP内部工作情况进行监控,但电路复杂、成本高;串行自举代码加载速度慢;I/O自举仅占用一个端口地址,代码加载速度快,但电路复杂,成本高;并行自举加载速度快,虽然需要占用DSP数据区的部分地址,但无须增加其他接口芯片,电路简单。因此在TI公司的5000系列DSP中得到了广泛应用,本次设计也是采用并行自举。与传统的EEPROM相比,Flash具有支持在线擦写且擦写次数多、速度快、功耗低、容量大和价格低廉等优点。目前在很多Flash芯片采用3.3V单电源供电,与DSP连接时无须采用电平转换芯片,因此电路连接简单。在系统编程时,利用系统本身的DSP直接对外挂的Flash编程,节省了编程器的费用和开发时间,使得DSP执行代码可以在线更新。图5为外部程序数据存储器Flash的电路连接。

图5 外部程序数据存储器Flash的电路连接


FPGA与DSP通过McBSP、GPIO、EMIF和EHPI口相连,接口种类多,便于根据需要灵活使用。FPGA内的程序和数据掉电后也会全部丢失,所以为其配备了专用配置芯片EPC16,上电后自动将程序下载到FPGA中,简单易用。

总结

为了方便调试,本次设计十分灵活,留的系统资源也比较多,不仅可以实现模式1,其他三种模式也可以在此硬件平台上实现。用来存储程序和数据的Flash既可以用FPGA来读写,也可以用DSP来读写。DSP和FPGA分别配了JTAG下载口用于下载程序和检测芯片。DSP还连接RS232,用于发出控制指令以及监控DSP内部情况。FIC解码完成后可进行DAB/DMB的业务选择,依据选择业务的不同进行不同的处理后分别产生声音和图像信号,并分别从喇叭或液晶显示器输出。

关键字:数字  音频  模式  

编辑: 引用地址:http://www.eeworld.com.cn/wltx/RFID/200701/2328.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
数字
音频
模式

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 
电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved