高速DAC简化无线设计

2011-08-31 13:31:49来源: 互联网 关键字:高速DAC  无线设计

  在发射机设计中,插值滤波器可通过将DAC镜像移出带外,来降低数模转换器(DAC)与上变频级之间的模拟滤波要求。

  同时,在高速DAC中集成使用数控振荡器(NCO)的精密复杂调制功能,可进行更高中频(IF)信号合成,这样就无需在RF链中配置镜像抑制滤波器,或者可降低对该滤波器的要求。

  IF频率进行微调同样可降低生成发射本振(LO)的要求。 利用NCO可满足通信系统对于信道栅或频率步进大小的要求,不必通过发射(TX)本振锁相环(PLL)的分频比吸收该步进大小,否则会导致更多的小数杂散。

  线性度和效率

  为了帮助实现发射机效率,可利用数字基带处理纠正通信系统中RF/微波放大器、电缆和其他器件的线性缺陷。

  数字预失真(DPD)和波峰因素降低(CFR)等先进数字算法,也将成为最受欢迎的功率放大器(PA)线性化技术,并将发射机效率从低于10%提高到超过40%。

  数字预失真算法需要一个观测接收机,通过其中的高带宽ADC对PA输出的耦合版本进行下变频处理。

  发射波形的数字版本与接收波形相比较,由自适应算法计算或更新一系列参数,以便预加载下一个发射波形。

  由于融合了自适应算法,PA得到线性化处理,从而使输出失真显著降低。与其他模拟线性化方法(例如前馈线性化)相比,速度提高以及向精细线工艺过渡,都会使多天线发射系统的数字预失真更具可伸缩性。

  用于产生信号的DAC

  超高速DAC已经成为现代基站和各类无线基础设施(WIFR)系统设计中的主要信号发生器。现在,这些DAC也能实现以前由各种附加电路元件(包括基带处理器)完成的很多功能。

  这赋予设计师更大的灵活性,使设计更简单、成本和功耗更低,而且还提高了信号质量。 随着数字接口更多地采用低电压差分信号(LVDS),数据速率可达到1200兆采样/秒甚至更高,同时功耗和电源电压保持较低水平。DAC采用高输入数据速率有助于增加发射路径输入带宽,从而支持更高阶数字预失真(DPD)算法或更宽的校正带宽。

  LVDS辐射更小,能提供更好的抗扰度和时序。

  现在,信号处理DAC可以在复杂的中频(IF)直接变频架构中工作, 并提供经过完全调制的IF I和Q信号,可直接通过模拟正交调制器和功率放大器(PA)送入天线,无需进行额外的信号调制。 DAC内置LVDS接口能提供更大的灵活性,支持标准32位总线的二分之一或四分之一宽度配置,从而尽量减少小系统中的互连。

  全球的先进多载波无线和宽带通信设备都需要较高的数据速率和复杂的调制方案。

  对于耗费数百亿英镑的无线基础设施,信号链中的每一个器件都需要尽可能地优化,以提高性能、降低成本并减小功耗。

  在发射机设计中,插值滤波器可通过将DAC镜像移出带外,来降低数模转换器(DAC)与上变频级之间的模拟滤波要求。

  同时,在高速DAC中集成使用数控振荡器(NCO)的精密复杂调制功能,可进行更高中频(IF)信号合成,这样就无需在RF链中配置镜像抑制滤波器,或者可降低对该滤波器的要求。

  IF频率进行微调同样可降低生成发射本振(LO)的要求。 利用NCO可满足通信系统对于信道栅或频率步进大小的要求,不必通过发射(TX)本振锁相环(PLL)的分频比吸收该步进大小,否则会导致更多的小数杂散。

  线性度和效率

  为了帮助实现发射机效率,可利用数字基带处理纠正通信系统中RF/微波放大器、电缆和其它器件的线性缺陷。

  数字预失真(DPD)和波峰因素降低(CFR)等先进数字算法,也将成为最受欢迎的功率放大器(PA)线性化技术,并将发射机效率从低于10%提高到超过40%。

  数字预失真算法需要一个观测接收机,通过其中的高带宽ADC对PA输出的耦合版本进行下变频处理。 发射波形的数字版本与接收波形相比较,由自适应算法计算或更新一系列参数,以便预加载下一个发射波形。

  由于融合了自适应算法,PA得到线性化处理,从而使输出失真显著降低。与其它模拟线性化方法(例如前馈线性化)相比,速度提高以及向精细线工艺过渡,都会使多天线发射系统的数字预失真更具可伸缩性。

  用于产生信号的DAC

  超高速DAC已经成为现代基站和各类无线基础设施(WIFR)系统设计中的主要信号发生器。现在,这些DAC也能实现以前由各种附加电路元件(包括基带处理器)完成的很多功能。

  这赋予设计师更大的灵活性,使设计更简单、成本和功耗更低,而且还提高了信号质量。

  随着数字接口更多地采用低电压差分信号(LVDS),数据速率可达到1200兆采样/秒甚至更高,同时功耗和电源电压保持较低水平。DAC采用高输入数据速率有助于增加发射路径输入带宽,从而支持更高阶数字预失真(DPD)算法或更宽的校正带宽。

  LVDS辐射更小,能提供更好的抗扰度和时序。

  现在,信号处理DAC可以在复杂的中频(IF)直接变频架构中工作, 并提供经过完全调制的IF I和Q信号,可直接通过模拟正交调制器和功率放大器(PA)送入天线,无需进行额外的信号调制。 DAC内置LVDS接口能提供更大的灵活性,支持标准32位总线的二分之一或四分之一宽度配置,从而尽量减少小系统中的互连。

关键字:高速DAC  无线设计

编辑:什么鱼 引用地址:http://www.eeworld.com.cn/wltx/2011/0831/article_6525.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:时域在数字射频领域中的作用
下一篇:RFID读写器常见问题解析

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利
推荐阅读
全部
高速DAC
无线设计

小广播

独家专题更多

2017东芝PCIM在线展会
2017东芝PCIM在线展会
TI车载信息娱乐系统的音视频解决方案
TI车载信息娱乐系统的音视频解决方案
汇总了TI汽车信息娱乐系统方案、优质音频解决方案、汽车娱乐系统和仪表盘参考设计相关的文档、视频等资源
迎接创新的黄金时代 无创想,不奇迹
迎接创新的黄金时代 无创想,不奇迹
​TE工程师帮助将不可能变成可能,通过技术突破,使世界更加清洁、安全和美好。
电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved