datasheet
首页 > 关键词 > 缓存

缓存

在电子工程世界为您找到如下关于“缓存”的新闻

单片机控制的动态数据缓存器的控制电路
  由于单片机具有功能强,使用灵活,体积小,性价比高等特点,近年来在测控系统中得到广泛应用。而在许多场合,单片机作为下位机,担负着控制数据测量、采集和向上位机传送的任务,也即起着收集、缓冲和储数据的作用。动态储器DRAM具有容量大,价格低的特点,适合于数据量比较大的单片机应用系统;但其不足之处在于,必须在规定的时间范围内进行定时刷新。本节介绍一种单片机控制的动态数据缓存...
类别:51单片机 2018-03-15 标签: 单片机控制 动态数据 缓存器
单片机控制的动态数据缓存器的DRAM读/写控制过程
  读取一字节数据的程序段如下:    读取数据时,T1先置1,其后的RD信号将行地址送到地址线AB上,并使D。触发器锁Tl,Q,变成低电平,使RAS有效(低电平),实现行选通;再置TO为l,其后的RD信号将列地址送到AB上,并产生CAS信号,使欲读出单元的数据出现在DB上。RD失效的上升沿使CAS失效,同时,D2触发器置1,使D1清零,RAS也失效变为高电平。经过RC延迟...
单片机控制的动态数据缓存器的DRAM刷新过程与管理
频率的1/12。若用12 MHz石英晶体作振荡器,则计数速率为1MHz。设定时参数为FFFFH - F63BH一09C4H,则定时刷新周期为2.5 ms。目前一般1 MB DRAM刷新周期为16 ms,所以定时参数值还可设置得大些。      数据缓存器管理  数据缓存器的管理可采用循环队列的方式。由主程序向上位机发送数据,并根据队列的头尾指针位置...
类别:51单片机 2018-03-15 标签: 单片机控制 动态数据 缓存器 DRAM
基于MIMO技术的视频缓存器设计方案
        随着高速处理器的不断发展,嵌入式系统应用的领域越来越广泛,高速大容量缓存器被广泛应用于音视频系统中,然而专用的高速大容量缓存芯片价格过于昂贵,传统SDRAM在带宽上已经逐渐无法满足应用要求,特别是对于多路数据多进多出时,两者都无法很好的满足要求,这里提出一种利用双沿随机动态储器(DDR SDRAM)结合外加...
类别:消费电子 2018-02-19 标签: MIMO技术 视频缓存器 DDR
64GB iPhone6P空间满了? 教你一步步瘦身
2015年初,那时还是学生时代,虚荣心作祟,自己打工买了部64GB版本的iPhone 6 Plus。“丝滑”流畅的系统体验让我享受到了旗舰机的裨益,同时也感受到了果粉们共同的痛点——储空间不够用,缓存垃圾难清理。三年的使用外加酷爱拍照的我了8000+张照片以及600+部视频,储空间被撑得满满当当,本篇文章我找了五种解决隔代iPhone储空间满了的方法,和我一样困惑...
类别:便携/移动产品 2017-12-27 标签: 苹果 iPhone 内存 缓存 瘦身
美国加利福尼亚州CAMPBELL,2017年9月19日——商用量产的片上系统(SoC)互连IP的创新供应商ArterisIP今天宣布,恩智浦半导体公司已经再次取得Ncore缓存一致性互连IP(Ncore Cache Coherence IP)和Ncore Resilience套件的授权许可。 恩智浦前次参与了ArterisIP 2016年5月Ncore产品的发布...
类别:开发相关 2017-09-26 标签: 授权 数据保护
Intel八代酷睿U系列曝光:三级缓存 超线程
的U系列低压版产品已经上线,分别是Core i7-8650U、Core i7-8550U、Core i5-8350U、Core i5-8250U。  i7-8550U、i5-8250U此前已经曝光多次,但只知道是4核心,而现在可以确认,它们四个全部都是4核心8线程(没错i5也有超线程),三级缓存8MB(i7)或者6MB(i5),都比七代产品翻了一番。  热设计功耗依然控制在很低...
类别:综合资讯 2017-08-21 标签: Intel 酷睿U
MIT研发新型“动态处理器缓存”技术:可提升30%性能
  现代处理器普遍依赖于一套内模组来缓存数据,从而提升处理器在执行日常计算任务时的速度。不过即便有了这个相对较快的缓存,其在执行某些任务时仍有一些限制。下面就随网络通信小编一起来了解一下相关内容吧。    一个形象点的例子是 —— 你该怎么将一枚方形的钉子穿过圆孔呢?为了克服这个问题,制造商们尝试过增大缓存的规模,但又迟早会遇到相同的负面效应。好消息...
类别:综合资讯 2017-07-11 标签: MIT 动态处理器缓存
新的DesignWare CCIX Controller, PHY and Verification IP支持高达25Gbps的速度和更快的数据访问。下面就随手机便携小编一起来了解一下相关内容吧。亮点:· 完整的CCIX IP解决方案支持缓存一致性,允许处理器和加速器更快、更高效地共享内· 可靠性、可用性和可服务性(RAS)特征提高了数据保护、系统可用性和诊断能力· 包括I...
类别:综合资讯 2017-06-22 标签: 新思科技 云计算
Intel 6W低功耗Gemini Lake详情曝光:缓存翻倍
Intel靠着烧钱补贴一度获得了仅次于苹果的平板处理器市场份额,但是随着Intel移动战略的调整,大肆补贴是不太可能,产品策略也做了调整。下面就随嵌入式小编一起来了解一下相关内容吧。目前Intel在平板、低功耗平台的处理器是Apollo Lake(阿波罗湖),14nm Goldmont架构,其继任者是Gemini Lake(双子湖),基于14nm Goldmont+架构,缓存...
类别:综合资讯 2017-05-27 标签: Intel Gemini Lake

缓存资料下载

11.12.15 ADC寄器地址映像 180 12 数字/模拟转换(DAC) 182 12.1 DAC简介 182 12.2 DAC主要特征 182 12.3 DAC功能描述 183 12.3.1 使能DAC通道 183 12.3.2 使能DAC输出缓存 184 12.3.3 DAC数据格式 184 12.3.4 DAC转换 185 12.3.5...
类别:ARM MPU 2013年06月26日 标签: STM32F10xxx
 8310.3   按需装入页面 8410.4   交换 8510.5   共享虚拟内 8510.6   取控制 8510.7   高速缓存 8610.7.1   缓冲区高速缓存 8610.7.2 ...
类别:嵌入式系统 2014年03月05日 标签: LINUX系统分析与高级编程技术
;1597.9.3   Scheduling Lab示例应用程序 1607.10   亲缘性 167第8章   用户方式中线程的同步 1728.1   原子访问:互锁的函数家族 1728.2   高速缓存行 1778.3   高级线程同步 ...
类别:嵌入式系统 2013年09月22日 标签: WINDOWS核心编程下载
关联性  第8章 用户模式下的线程同步   8.1 原子访问:Interlocked系列函数   8.2 高速缓存行   8.3 高级线程同步需要避免使用的一种方法   8.4 关键段    8.4.1 关键段:细节    8.4.2 关键段和旋转锁    8.4.3 关键段和错误处理   8.5 Slim读/写锁   8.6 条件变量    8.6.1 Queue示例程序    8.6.2...
类别:嵌入式系统 2013年07月15日 标签: Windows核心编程
  USART 发送中断操作  12.3  控制与状态寄器  12.3.1  USART 控制寄器 UCTL  12.3.2  发送控制寄器 UTCTL  12.3.3  接收控制寄器 URCTL  12.3.4  波特率选择和调制控制寄器  12.3.5  USART 接收数据缓存 URXBUF  12.3.6  USART 发送数据缓存 UTXBUF  12.4  UART 模式...
类别:单片机 2013年01月12日 标签: MSP430
        本文就现行的对于全光缓存器的概念以及基本功能要求,提出了自己的看法,指出了全光缓存器不同于可调控的光延迟器,读写功能是关键。对于目前已有的实现全光缓存器的技术方案进行了综述,介绍了它们实现的原理,其中包括光纤型缓存器以及慢光缓存技术。对于光纤型缓存器又可分为前向型和反馈型两种等。分析了这些缓存...
类别:科学普及 2013年12月06日 标签: 全光缓存器的概念 问题与研究进展
对CCD 航天相机在轨摄像时下传图像数据进行后期处理时,首先要解决的问题是实时可靠地记录和储数据,其中的关键技术是稳定无误地缓存高速数据流。本文介绍了一种基于“乒乓操作”思想和数据流码制转换技术的高速数据缓存系统。该系统用于空间相机地面测试系统的高速数据传输接口时,能可靠地对前级系统CCD下传的高速数据流进行无缝缓存。关键词:乒乓操作;高速数据;码制转换;无缝缓存电荷耦合器件(CCD)是一个...
类别:其他 2013年09月18日 标签: 高速数据采集系统的数据流无缝缓存技术
本文基于为嵌入式系统中接口间的数据透明传输提供缓存区的建模设计的目的,采用了分层的设计方式,通过分析并定义了在数据透明传播时所需的接口间映射关系和缓存层次分类,并结合不同数据流对于其缓存区的不同需求,从最简单的数据流需求开始逐渐增加数据流需求,最终设计出一系列不同层次的缓存模型,其中着重设计了无嵌套分块缓存及可嵌套分块缓存这两种形式的缓存模型。...
类别:其他 2018年09月03日 标签: 缓存块 有序收发 接口映射 嵌套
程序设计基础52511.180486程序设计基础52511.1.1寄器52511.1.2指令系统52711.1.3片上超高速缓存53011.280486对调试的支持53511.2.1调试寄器53511.2.2演示调试故障/陷阱的实例53811.3Pentium程序设计基础54311.3.1寄器54311.3.2指令系统54511.3.3处理器的识别54811.3.4片上超高速缓存55311.4...
类别:嵌入式系统 2013年09月22日 标签: 汇编语言程序设计教程
基于PC的多通道自带缓存数据采集系统的设计与实现:本文描述了一自带缓存的数据采集系统, 并将本系统所采用的技术与通用的数据采集系统作了比较, 最后提出了本系统作进一步升级的方法。关键词 数据采集系统(DA S) , 缓存, 可变地址译码。在实验力学中, 电测技术的关键, 就是用特定的传感器将待测的物理量转变成电信号, 再利用DA S (Data A cqu isit ion System...
类别:其他 2013年09月17日 标签: 通道 自带 缓存 数据 数据采集

缓存相关帖子

0

0

过RTMP协议将音视频推送到CDN,然后观众拉流观看。通俗讲,CDN相当于一个中转站。主播端,将本地采集的视频推送到CDN,CDN对视频流进行缓存以及转发,观众端拉取CDN中缓存视频流进行播放。 CDN上有很多节点,可以实时的根据网络流量和各节点连接、负载状况以及到用户的距离和响应时间等综合信息将用户的请求重新导向离用户最近的服务节点上,其目的是使用户可就近取得所需内容,解决 Internet网络拥挤...
0次浏览 2018-09-25 信息发布

0

0

,更重要的是同时为处理器核提供数据与指令。在这种布局下,DSP得以实现单周期的MAC指令。   典型的高性能GPP实际上已包含两个片内高速缓存,一个是数据,一个是指令,它们直接连接到处理器核,以加快运行时的访问速度。从物理上说,这种片内的双储器和总线的结构几乎与哈佛结构的一样了。然而从逻辑上说,两者还是有重要的区别。   GPP使用控制逻辑来决定哪些数据和指令字储在片内...
0次浏览 2018-09-23 【DSP】

0

0

,本设计中FPGA主要完成与各个外部设备的接口控制逻辑,同时完成一些数据量大、运算结构简单、速度要求高的算法;DSP完成后续结构复杂的目标检测算法;ASIC芯片对输入图像进行多级滤波处理。此方案保证了系统有足够的处理速度,能够达到红外图像处理系统的实时性要求。   3.1 FPGA模块    FPGA主要完成以下几方面的工作:图像数据接收逻辑,图像数据预处理模块,输入缓存FIFO,DSP接口...
0次浏览 2018-09-23 【DSP】

0

0

常用到的数据缓存IP有FIFO和RAM,其中RAM又分单口RAM、伪双口RAM、双口RAM。        单口与双口的区别在于,单口只有一组数据线与地址线,因此读写不能同时进行。而双口有两组数据线与地址线,读写可同时进行。FIFO读写可同时进行,可以看作是双口。        双口RAM分伪双口RAM...
101次浏览 2018-09-22 【DSP】

0

0

Cache hit(缓存命中):对于已经缓存的程序/数据,访问将引起缓存命中,缓存中的指令/数据立即送入CPU而无需等待。 Cache miss(缓存缺失):发生缺失时,首先通过EMIF读入需要的指令/数据,指令/数据在送入CPU的同时被入Cache,读入程序/数据的过程CPU被挂起。 Cache flush(缓存命中):清空Cache已经缓存的数据。 Cache freeze(缓存冻结...
102次浏览 2018-09-21 【TI C2000】

0

0

。 C64x+, C674x和 C66x系列内核还增加了软件流水循环缓存(SPLOOP buffer)单元,使得软件流水能更快速地加载数据,并可以被暂时打断。 C6000 DSP 架构...
0次浏览 2018-09-21 【TI C2000】

0

0

;            dataI[xx]=dataR;/*虚部此时暂时没用,暂时做缓存数组*/            }         for ( i=0;i<...
0次浏览 2018-09-21 【TI C2000】

0

0

SSD产品的低价甜蜜期,甚至是内缓慢的降价轨道,可能要被三星逆转了。 据彭博社20号的一份报道,因预计需求不足,三星准备在2019年主动放缓存储类芯片的产能产量。当然,这会是一把双刃剑,一方面稳定自己赖以盈利的NAND Flash闪和DRAM内颗粒价格,另一方面,如果节奏控制有失或者影响到市场情绪,甚至会造成涨价。 报道称,三星在今年初预计的NAND位增长(bit growth)幅度...
0次浏览 2018-09-21 信息发布

0

0

(SysTick_IRQn, 0x00U); } /******************************************************************************************* * @Func GD_decTick(void) * @Brief 延时缓存时间周期减 * @Param...
101次浏览 2018-09-20 【GD32 MCU】

0

0

看上传机制的效果,推流端就需要把画面尽可能完美的上传。此外音频,比如降噪,音频编码器的选择,各种蓝牙耳机,各种播放模式的适配等,主播和观众一对一时,回声问题也要解决。 最后,除了以上的模块,还有信令控制,登录、权限管理、状态管理等等,各种应用服务,消息推送,聊天,礼物系统,支付系统,运营支持系统,统计系统等。后台还有数据库,缓存,分布式文件储,消息队列,运维系统等。以上的问题,技术难点很多,一个...
0次浏览 2018-09-18 信息发布

缓存视频

算法导论 (麻省理工)
MIT无论是在美国还是全世界都有非常重要的影响力,培养了众多对世界产生重大影响的人士,是全球高科技和高等研究的先驱领导大学。本视频教程主要讲授高效率算法的设计及分析技巧,并着重在有实用价值的方法上。课程主题包含了排序、堆积及散列;各个击破法、动态规划、网络流、计算几何、数字理论性算法、高速缓存技术及...
2018-06-10 标签: 算法

小广播

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191
电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2018 EEWORLD.com.cn, Inc. All rights reserved