datasheet
首页 > 关键词 > 硬件编解码

硬件编解码

在电子工程世界为您找到如下关于“硬件编解码”的新闻

基于FFmpeg的H.264视频硬件编解码在S3C6410处理器上的实现
  目前,智能手机、PDA和平板电脑等越来越多的嵌入式设备支持高清视频采集和播放功能,高清视频的采集或播放功能正广泛用于游戏设备、监控设备、视频会议设备和数字网络电视等嵌入式系统中。这些功能的实现建立在高性能视频硬件编解码技术基础之上。本文阐述了基于FFMpeg的H.264视频硬件编解码在S3C6410处理器上的实现方法,为数字娱乐、视频监控和视频通信系统开发过程中的高清视频...
类别:ARM单片机 2018-02-13 标签: FFmpeg H 264视频 硬件编解码 S3C6410
。 (2)支持4K2K图像 拥有比瑞萨以往的硬件IP的2倍性能,新硬件IP达到4K2K分辨率(4096×2160)的30帧/秒的编解码处理性能。通过HEVC/H.265的高效编码,可以用与基于传统方式的全HD图像(1920×1080)的60帧/秒(1080p60)相同的数据量以及通道带宽,提供4K2K分辨率带来的更具震撼力的图像体验。而且,由于可以同时处理2通道的1080p60...
类别:消费电子 2013-11-07 标签: 瑞萨 发布 视频 解码
2013年3月7日,日本东京讯 — 全球领先的半导体及解决方案供应商瑞萨电子株式会社(TSE:6723),成功开发出了支持低延迟处理的多格式视频编解码硬件 IP,此款产品适用于支持高清电视(HDTV)的车载信息终端、智能手机和平板电脑等移动设备以及多种工业设备,公司将于近期开始为市场提供产品。 此款新硬件 IP 的最低处理延迟为 1ms,支持 VP8™ 视频编解码器和 HD...
类别:行业动态 2013-03-22 标签: 延迟 处理 视频 解码

硬件编解码资料下载

随着移动终端、多媒体、Internet网络、通信,图像扫描技术的发展,以及人们对图象分辨率,质量要求的不断提高,用软件压缩难以达到实时性要求,而且会带来因传输大量原始图象数据带来的带宽要求,因此采用硬件实现图象压缩已成为一种必然趋势。而熵编码单元作为图像变换,量化后的处理环节,是图像压缩中必不可少的部分。研究熵编解码器的硬件实现,具有广阔的应用背景。本文以星载视频图像压缩的硬件实现项目为背景...
基于DM342的PMP设计 基于DM342的PMP设计具有录制、存储及播放音视频的功能的“个人媒体播放机”(PMP)将替代MP3成为新的市场热点。本文结合基于TIDM342的一个PMA软硬件参考设计,分析了如何在SoC硬件平台上开发软件编解码器和支持块,并分析了与外围器件的接口情况,希望进入该产品领域...
类别:科学普及 2013年09月29日 标签: 基于 DM342 设计
近年来,随着微电子技术的高速发展,数字图像压缩编码技术的逐渐成熟,实时图象处理在多媒体、HDTV、图像通信等领域有着越来越广泛的应用,图像压缩/解压的IC芯片也已成为多媒体技术的核心,实现这些算法芯片的研究成为信息产业的新热点.该文基于FPGA设计了JPEG图像压缩编解码芯片,通过改进算法优化结构,在合理地利用硬件资源的条件下,有效地挖掘出算法内在的并行性.在JPEG编码器设计中,改进...
类别:Altera 2014年03月05日 标签: 基于FPGA的JPEG编解码芯片设计
由于信道中存在干扰,数字信号在信道中传输的过程中会产生误.为了提高通信质量,保证通信的正确性和可靠性,通常采用差错控制的方法来纠正传输过程中的错误.本文的目的就是研究如何通过差错控制的方法以提高通信质量,保证传输的正确性和可靠性.重点研究一种信道编解码的算法和逻辑电路的实现方法,并在硬件上验证,利用流传输的测试方法,对设计进行测试.在以上的研究基础之上,横向扩展和课题相关问题的研究,包括...
类别:Altera 2014年03月05日 标签: 保密通信中RS编解码的FPGA实现
本文在ADI 公司的ADSP-BF561 芯片上完成了压缩编码标准H.263 的程实现。首先简要介绍了H.263 的性能和技术特点,详细讨论了H.263 编解码器在算法级、代级和存储方式等各个方面的优化方法,并针对ADSP-BF561的特点采用了一系列优化策略,使编解码器能够达到实时通信的要求。最后针对不同环境的图像序列对系统的性能进行了测试, 试验结果显示,经过优化后的编解码器运行...
类别:DSP 2013年09月22日 标签: 基于ADSPBF561的H 263编解码器实现
实现。其中编码器基于传统的线性反馈移位寄存器除法电路并进行八倍并行扩展,译器关键方程求解模块基于修正的欧几里德算法设计了一种便于硬件实现的脉动关键方程求解结构,其他模块均采用九倍并行实现。由于进行了超前运算、流水线及并行处理,使编解码的数据吞吐量大为提高,同时延时更小。 本论文设计了C++仿真平台,并与HDL代结果进行了对比验证。Verilog HDL代经过modelsim仿真验证,并在...
类别:Altera 2014年03月05日 标签: 基于FPGA的RS255 223编解码器的高速并行实现
,在SOPC Builder下把用户自定义模块添加到系统中,由Nios嵌入式软核的控制下运行,在FPGA芯片上实现整个JPEG实时图像编解码系统(soc)。 在FPGA上实现硬件模块化的JPEG算法,具有造价低功耗低,性能稳定,图像恢复后质量高等优点,适用于精度要求高且需要对图像进行逐帧处理的远程微小目标识别和跟踪系统中以及广电系统中前期的非线性辑工作以及数字电影的动画特技制作,对降低成本和提高...
类别:Altera 2014年03月05日 标签: 基于FPGA的JPEG实时图像编解码系统
一4_4 编码标准的网络视频编解码器。本文针对这一课题,基于具有实时功能的、支持MPEG一4音频/视频/系统的编解码芯片VW2010,开发网络视频编解码器。通过硬件接口电路和软件的设计,实现实时网络视频压缩编解码功能,输出采用MPEG-4压缩标准,在保证分辨率的情况下,视频比特率最低为64 kbps。大大降低了视频图像占用通信信道的容量,系统电路简单,工作可靠,便于微型化。...
类别:其他 2013年09月17日 标签: 芯片 网络 网络视频 视频 视频压缩
传输还是地面传输都采用了信道编码。 本文首先深入研究DVB标准中的信道编码部分的关键技术;然后依照DVB-T标准技术要求,设计并硬件实现了数字视频传输的信道编解码系统。在该系统中,编解码器与信源端的接口利用了MPEG-2的视频传输接口同步并行接口(SPI),这种接口的应用让系统具有很强的通用性;与信道端接口采用了G.703接口,具有G.703接口功能和特性的数据通信设备可以直接与数字通信...
类别:Xilinx 2014年03月05日 标签: DVB信道编解码算法研究与FPGA实现
利用双音多频编解码技术实现了电话远程控制家用电器的智能控制系统。该系统采用S3C2410芯片作为核心控制模块,利用其强大的音频处理和大容量存储能力,不仅可实现经电话通过网关直接访问控制家用电器的功能,而且网关还能将家庭内部出现的紧急情况通过电话及时通知用户,提高了用户访问系统的实时性和灵活性,系统更具普遍性,使用也更方便,实现了个人通信终端通过家庭网关对家用电器的远程控制。关 键 词 智能控制...

硬件编解码相关帖子

0

0

(W)*100(H)*5.7(D)mm 背光模式:LED触摸形式:电容式5点触摸亮度:450 cd/m2核心板参数:CPU处理器:1.4GHz 四核ARM Cortex-A9操作系统:Android4.4/5.1;已完全ROOT内存:1G;DDR3存储:16G;EMMCGPU:MAIL-400;3D图形加速编解码:支持H.264、MP4、JPEG硬件编解码;5点触摸主板接口参数:电源接口:12V网...
0次浏览 2018-12-18 信息发布

0

0

,系统分析师将根据需求确定系统的硬件的基本构成,根据系统的需求选择使用那种处理器,使用哪种操作系统,使用那些软件开发工具。   2、硬件设计工作   系统硬件设计人员需要根据系统分析师的设计结果,进行硬件原理图的设计。通常需要硬件设计人员熟悉嵌入式系统的硬件构成。硬件设计人员需要了解常用的嵌入式系统处理器,存储器(Flash,SDRAM),以太网MAC芯片,音频/视频编解码芯片,电源管理芯片...
0次浏览 2018-12-13 信息发布 标签: 嵌入式培训课程

0

0

:MAIL-400;3D图形加速编解码:支持H.264、MP4、JPEG硬件编解码;5点触摸主板接口参数: 电源接口:12V  网口:1路千兆以太网 4G模块:1个(选配)5模/7模全网通WIFI蓝牙:WIFI蓝牙二合一模块2.4GWIFI/蓝牙4.0CAN总线 :1路 RS-485总线 :2路与串口复用串口:1路 OTG:1路 TF卡槽:1个 USB HOST:2路 LCD:1路RGB信号...
0次浏览 2018-12-13 信息发布

0

0

H.264、MP4、JPEG硬件编解码;5点触摸主板接口参数: 电源接口:12V  网口:1路千兆以太网 4G模块:1个(选配)5模/7模全网通WIFI蓝牙:WIFI蓝牙二合一模块2.4GWIFI/蓝牙4.0CAN总线 :1路 RS-485总线 :2路与串口复用串口:1路 OTG:1路 TF卡槽:1个 USB HOST:2路 LCD:1路RGB信号音频接口:1路PHONE ...
0次浏览 2018-12-07 信息发布

0

0

:16G EMMC GPU:MAIL-400 3D图形加速 编解码:支持H.264、MP4、JPEG硬件编解码 主板接口参数 电源接口:12V 网口:1路 千兆以太网 4G模块:1个(选配) 5模/7模全网通 GPS模块:1个(选配) WIFI蓝牙:WIFI蓝牙二合一模块 2.4GWIFI/蓝牙4.0 CAN总线:1路 带隔离 RS-485总线:2路 带隔离 DI:4路...
0次浏览 2018-12-05 信息发布

0

0

;3D图形加速编解码:支持H.264、MP4、JPEG硬件编解码;5点触摸主板接口参数: 电源接口:12V  网口:1路千兆以太网 4G模块:1个(选配)5模/7模全网通WIFI蓝牙:WIFI蓝牙二合一模块2.4GWIFI/蓝牙4.0CAN总线 :1路 RS-485总线 :2路与串口复用串口:1路 OTG:1路 TF卡槽:1个 USB HOST:2路 LCD:1路RGB信号...
0次浏览 2018-12-03 信息发布

0

0

Cortex-A9 操作系统:Android4.4/5.1;已完全ROOT 内存:1G;DDR3 存储:16G;EMMC GPU:MAIL-400;3D图形加速 编解码:支持H.264、MP4、JPEG硬件编解码;5点触摸 主板接口参数: 电源接口:12V   网口:1路千兆以太网 4G模块:1个(选配)5模/7模全网通 WIFI蓝牙:WIFI蓝牙二合一模块...
0次浏览 2018-11-27 信息发布

0

0

;       已完全ROOT内存:1G        DDR3存储:16G        EMMCGPU:MAIL-400        3D图形加速编解码:支持H.264、MP4、JPEG硬件编解码 主板接口参数电源接口:12V网口:1路 ...
0次浏览 2018-11-22 信息发布

0

0

并行接口传感器。相机分辨率高达5m像素。内置的JPEG编码硬件实现高分辨率的实时捕获图像。MT6255还提供华丽的UI通过其硬件2D加速器的能力。2D加速器执行高速线性转换与过滤。硬件辅助视频编解码器可用于各种处理 MT6255芯片资料、数据表、原理图免费下载...
0次浏览 2018-11-13 信息发布

0

0

的电流,按功率来说已经完全足够了。如果没有缺点,我是否能够 把 LDO用于其它功耗相对较多的 CPU。   一般是没有什么问题的,是可以用在其它的cpu的。 TI的 DSP是否可以真正实现实时进行 MPEGII 编解码,技术支持是否能 足够?   Yes. You need to do MPEG codec with c64x...
0次浏览 2018-11-10 【DSP】

硬件编解码视频

小广播

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191
电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved