首页 > 关键词 > 时序

时序

在电子工程世界为您找到如下关于“时序”的新闻

STM32 软件模拟SPI时序驱动NRF24L01

STM32 软件模拟SPI时序驱动NRF24L01

其实stm32本身的硬件SPI也很好用,但是还是想用软件来模拟一下PSI的时序。    SPI 是一种高速的,全双工,同步串行的通信总线。SPI通信方式相当于是一个环形结构,由CSN、MISO、MOSI、SCLK四线组成,主要是在SCLK时钟线的驱动下,进行数据转换。    接下来直接上程序配置...

类别:ARM单片机 2017-09-23 10:57:17 标签: STM32 软件模拟 SPI时序 NRF24L01

S3C2440 Linux驱动移植——NAND驱动

S3C2440 Linux驱动移植——NAND驱动

;};  看到了对这三个参数的说明,这里提到了这三个参数的单位为纳秒,请注意。那么这三个参数到底从哪来的呢? 它来自于S3C2440 nand 控制器的NFCONF控制器,如下:  既然找到这三个参数的出处了,那么它们究竟是何含义呢?我们里看下: 这幅时序图同样来自S3C2440的datasheet。通过这幅图和struct...

类别:ARM单片机 2017-09-23 10:32:09 标签: S3C2440 Linux驱动 移植 NAND驱动

基于S3C2440的嵌入式Linux驱动——Framebuffer子系统解读

基于S3C2440的嵌入式Linux驱动——Framebuffer子系统解读

本文将介绍Framebuffer子系统目标平台:TQ2440 CPU:s3c2440LCD设备:3.5英寸,分辨率320X2401. 概述Framebuffer,中文名字是帧缓冲,这个帧也就是一副图像所需要的数据。因此,帧缓冲其实就是LCD设备的驱动程序。Linux中,framebuffer子系统框架如下:核心层的代码以fbmem.c为主,核心层包括许多与具体硬件无关的代码,并...

类别:ARM单片机 2017-09-23 10:17:17 标签: S3C2440 Framebuffer 子系统

基于STM8的DHT11温湿度传感器的驱动代码设计

基于STM8的DHT11温湿度传感器的驱动代码设计

最近希望恢复性学习一下STM8的相关知识,于是我选择了从头开始写温湿度传感器DHT11驱动代码的方式。其中遇到一些问题,也有一些收获,希望会帮助到遇到类似问题的朋友,也希望不足之处得到大家的指导      首先介绍一下DHT11的必要知识     一 复位时序 以及 数据时序   ...

类别:其他技术 2017-09-23 10:07:10 标签: STM8 DHT11 温湿度传感器

Mentor扩展TSMC InFO和CoWoS设计流程解决方案

Mentor 还实现了 Mentor 热设计流程(包括 Mentor AFS 和 Calibre xACT™ 产品),以支持客户 InFO 设计的热相关仿真。 为了实现封装级别的跨芯片时序分析,Mentor 增强了 Xpedition Package Integrator 以支持网表功能,并且结合 Calibre xACT 寄生提取结果,帮助 InFO 和 CoWoS...

类别:半导体生产 2017-09-22 20:46:06 标签: Mentor TSMC InFO CoWoS

Mentor扩展TSMC InFO和CoWoS设计流程解决方案

;Calibre xACT™ 产品),以支持客户 InFO 设计的热相关仿真。  为了实现封装级别的跨芯片时序分析,Mentor 增强了 Xpedition Package Integrator 以支持网表功能,并且结合 Calibre xACT 寄生提取结果,帮助...

类别:行业动态 2017-09-22 20:25:13 标签: Mentor CoWoS

澳柯玛-40℃无霜冰箱、冷柜全球首发

澳柯玛-40℃无霜冰箱、冷柜全球首发

,大大减少了开关箱门外部空气的进入造成的冷量流失。  对于传统冷柜的化霜难题,-40℃风冷无霜冷柜应用了“自适应智能融霜技术”,分时间、分温度、多维度智能化霜系统,可根据冷冻负载多少、霜层厚度、开门使用频次及压缩机累计运行时间,自适应进入智能融霜程序,通过科学的融霜流程和时序分布,在保证箱内温度基本稳定的条件下,使箱内湿度恒定,智能控制,高效化霜。  箱体内部温度波动大,保鲜...

类别:白色家电 2017-09-22 18:24:36 标签: 澳柯玛 无霜冰箱 冷柜

时序一致性测试解决方案

时序一致性测试解决方案

在某产品测试过程中,工程师反馈偶尔会出现数据异常,经过系统性的分析,致远电子测试团队推测可能是ADC芯片的SPI通信总线的时序存在偶发异常,但由于异常出现概率很低,该如何对SPI通信总线偶发的时序问题进行定位呢?一、搭建测试环境SPI总线测试点位于主机的主板底部,时钟频率大约为33MHz,属高频信号,所以对探头的端接方式比较讲究;为了方便测试,如图1所示,用短线将测试点引出...

类别:开发相关 2017-09-22 17:49:55

Mentor扩展TSMC InFO和CoWoS设计流程解决方案

析,Mentor 增强了 Xpedition Package Integrator 以支持网表功能,并且结合 Calibre xACT 寄生提取结果,帮助 InFO 和 CoWoS 设计人员验证时序要求。 对于所有设计流程而言,可靠性都是基本的要求。因此,TSMC 和 Mentor 开发了基于 Mentor Calibre PERC™ 可靠性平台的叠层芯片解决方案...

类别:工艺设备 2017-09-22 15:25:25 标签: Mentor

STM32系列第13篇--OLED

STM32系列第13篇--OLED

BS1/BS2设置,BS1/BS2的设置与模块接口模式的关系如表所示: OLED8080并行接口信号线说明:CS:OLED片选信号。WR:向OLED写入数据。RD:从OLED读取数据。D[7:0]:8位双向数据线。RST(RES):硬复位OLED。DC:命令/数据标志(0,读写命令;1,读写数据)。 时序图:SSD1306的显存总共为128*64bit大小...

类别:ARM单片机 2017-09-22 11:45:54 标签: STM32系列 OLED

查看更多>>

时序资料下载

分布式测温中传感器时序与温度读取研究立即下载

         在分布式测温系统中应用了大量的新型传感器DS18B20,DS18B20 是单总线数字温度传感器其硬件接线简单,但时序非常复杂。正确使用单总线数字温度传感器,分析其时序关系,基于时序编制正确程序具有及其重要意义。文中结合时序图对初始化时序、写时序和读时序进行了详细阐述,并给出了实现各种时序的软件程序...

类别:其他 2013年09月22日 标签: 分布式测温中传感器时序与温度读取研究

系统时序!!!立即下载

系统时序系统时序基础理论 对于系统设计工程师来说,时序问题在设计中是至关重要的,尤其是随着时钟频率的提高,留给数据传输 的有效读写窗口越来越小,要想在很短的时间限制里,让数据信号从驱动端完整地传送到接收端,就必须 进行精确的时序计算和分析。同时,时序和信号完整性也是密不可分的,良好的信号质量是确保稳定的时 序的关键,由于反射,串扰造成的信号质量问题都很可能带来...

类别:科学普及 2013年09月29日 标签: 系统 时序

系统时序基础理论立即下载

系统时序基础理论系统时序基础理论对于系统设计工程师来说,时序问题在设计中是至关重要的,尤其是随着时钟频率的提高,留给数据传输的有效读写窗口越来越小,要想在很短的时间限制里,让数据信号从驱动端完整地传送到接收端,就必须进行精确的时序计算和分析。同时,时序和信号完整性也是密不可分的,良好的信号质量是确保稳定的时序的关键,由于反射,串扰造成的信号质量问题都很可能带来...

类别:科学普及 2013年09月29日 标签: 系统 时序 基础 理论

同步时序逻辑电路立即下载

同步时序逻辑电路:本章系统的讲授同步时序逻辑电路的工作原理、分析方法和设计方法。从同步时序逻辑电路模型与描述方法开始,介绍同步时序逻辑电路的分析步骤和方法。然后讨论同步时序逻辑电路的设计。逻辑电路按其工作特点可以分成两大类:组合逻辑电路和时序逻辑电路。组合逻辑电路是指电路在任何时刻所产生的输出,仅取决于该时刻电路的输入。时序逻辑电路按其工作方式不同,又分为同步时序逻辑电路和异步时序逻辑电路。本章...

类别:其他 2013年09月22日 标签: 同步时序逻辑电路

手机数字基带处理芯片中的静态时序分析立即下载

手机数字基带处理芯片中的静态时序分析手机数字基带处理芯片中的静态时序分析内容摘要:动态时序分析时不可能产生完备的测试向量,覆盖门级网表中的每一条路径。因此 在动态时序分析中,无法暴露一些路径上可能存在的时序问题;而静态时序分析,可以方便地显示 出全部路径的时序关系,因此逐步成为集成电路设计签字认可的标准。1.引言 随着深亚微米技术的发展, 数字电路的规模已经...

类别:科学普及 2013年09月29日 标签: 手机 数字 处理 芯片 静态

手机数字基带处理芯片中的静态时序分析立即下载

手机数字基带处理芯片中的静态时序分析手机数字基带处理芯片中的静态时序分析1.引言  随着深亚微米技术的发展,数字电路的规模已经发展到上百万门甚至上千万门。工艺也从几十um提高到65nm甚至45nm。这样的电路规模做验证的时间在整个芯片的开发周期所占的比例会越来越重。通常,在做验证的时候,我们都会采用动态验证的方法。现在,用静态验证方法(STA Static...

类别:科学普及 2013年09月29日 标签: 手机 数字 处理 芯片 静态

必备精品教程——时序分析与时序约束立即下载

时序分析与时序约束 时序分析与时序约束 (基于TimeQuest Timing Analyzer)1. 基础篇: 常用的约束(Assignment/Constraints)分类:时序约束、区域与位置约束和其他约 束。 主要用途: 1、时序约束...

类别:科学普及 2013年09月29日 标签: 时序 分析 与时 序约

Altera FPGA/CPLD设计(高级篇)立即下载

《Altera FPGA/CPLD设计(高级篇)》结合作者多年工作经验,深入地讨论了Altera FPGA/CPLD的设计、优化技巧。在讨论FPGA/CPLD设计指导原则的基础上,介绍了Altera器件的高级应用;引领读者学习逻辑锁定设计工具,详细讨论了时序约束与静态时序分析方法;结合实例讨论如何进行设计优化,介绍了Altera的可编程器件的高级设计工具与系统级设计技巧。《Altera FPGA...

类别:Altera 2013年09月22日 标签: Altera FPGA CPLD

时序理论基础立即下载

11pages 对于系统设计工程师来说,时序问题在设计中是至关重要的,尤其是随着时钟频率的提高,留给数据传输的有效读写窗口越来越小,要想在很短的时间限制里,让数据信号从驱动端完整地传送到接收端,就必须进行精确的时序计算和分析。同时,时序和信号完整性也是密不可分的,良好的信号质量是确保稳定的时序的关键,由于反射,串扰造成的信号质量问题都很可能带来时序的偏移和紊乱。因此,对于一个信号完整性...

类别:FPGA/CPLD 2013年07月01日 标签: 时序理论

Cadence时序计算及信号完整性问题培训文档(中文)立即下载

Cadence时序计算问题培训文档时序计算和 Cadence 仿真结果的运用中兴通讯康讯研究所 EDA 设计部 余昌盛 刘忠亮摘要:本文通过对源同步时序公式的推导,结合对 SPECCTRAQuest 时序仿真方法的分析,推导出了使用 SPECCTRAQuest 进行时序仿真时的计算公式,并对公式的使用进行了说明。 关键词:时序仿真 源同步时序电路 时序公式一...

类别:科学普及 2013年09月29日 标签: Cadence 时序 计算 问题 培训 文档

查看更多>>

时序相关帖子

0

0

高价回收TDS7104示波器

20 GS/s ·高超的时间变化量(Delta-time)精度可提高关键时序测量的置信度 ·强大的触发功能,可快速检测相关故障 ·达4.25 Gb/s 的通信模板测试速率 高价回收TDS7104示波器...

0次浏览 2017-09-23 信息发布

0

0

TDS7154B回收

超过400,000  个,独一无二的DPX?信号采集     -'技术      -'最大实时取样速率20  GS/s      -'高超的时间变化量(Delta-time)精度可提高关键时序测量的置   ...

0次浏览 2017-09-23 信息发布 标签: TDS7154B回收

0

0

单片机执行指令的过程

。 由于本次进入指令寄存器中的内容是74H(操作码),以译码器译码后单片机就会知道该指令是要将一个数送到A累加器,而该数是在这个代码的下一个存储单元。所以,执行该指令还必须把数据(E0H)从存储器中取出送到CPU,即还要在存储器中取第二个字节。其过程与取指阶段很相似,只是此时PC已为0001H。指令译码器结合时序部件,产生74H操作码的微操作系列,使数字E0H从0001H单元取出。因为指令是要求把取得的...

0次浏览 2017-09-23 单片机

0

0

Mentor安徽扩展TSMC InFO和CoWoS设计流程解决方案以帮助客户延续IC大时代创新可靠

Mentor 还实现了 Mentor 热设计流程(包括 Mentor AFS 和 Calibre xACT™ 产品),以支持客户 InFO 设计的热相关仿真。 为了实现封装级别的跨芯片时序分析,Mentor 增强了 Xpedition Package Integrator 以支持网表功能,并且结合 Calibre xACT 寄生提取结果,帮助 InFO 和 CoWoS 设计人员验证时序...

0次浏览 2017-09-22 信息发布

0

0

示波器-常规测量需要必备的工具

      几年之前的某些"尖端"测量手段如今已成为常规方法。几乎每个工程师都可以讲述一些这样的经历:他们如何追踪由于信号的几个纳秒的延迟或几乎无法察觉的瞬态而引发的问题。在测量现在的电路时,必须要处理更快的信号边缘、更高的时钟频率,还要处理模拟量,在数字系统中更是如此。同一台示波器,早晨用于描述时序,中午可能被用于排除模拟电路的故障...

0次浏览 2017-09-22 信息发布

1

0

嵌入式系统接口技术总结

一个位时间可以分成4个部分:同步段、传播时间段、相位缓冲段1和相位缓冲段2。(5)CAN总线的数据帧有两种格式:标准格式和扩展格式。包括:帧起始、仲裁场、控制场、数据场、CRC场、ACK场和帧结束。(6)CAN总线硬件接口包括:CAN总线控制器和CAN收发器。CAN控制器主要完成时序逻辑转换等工作,例如菲利普的SJA1000。CAN收发器是CAN总线的物理层芯片,实现TTL电平到CAN总线电平特性...

74次浏览 2017-09-22 【Linux与安卓】

0

0

嵌入式系统设计的三个层次

,还完成了门电路级综合和时序仿真等设计环节。一般以门电路级网表形式提交用户使用。 TI,Philips和Atmel等厂商就是通过Intel授权,用其MCS51的IP内核模块结合自己的特长开发出有个性的与Intel MCS51兼容的单片机。 常用的IP内核模块有各种不同的CPU(32/64位CISC/RISC结构的CPU或8/16位微控制器/单片机,如8051等)、32/64位 DSP(如...

0次浏览 2017-09-21 嵌入式系统编程

1

0

嵌入式系统知识及接口技术总结

一个位时间可以分成4个部分:同步段、传播时间段、相位缓冲段1和相位缓冲段2。(5)CAN总线的数据帧有两种格式:标准格式和扩展格式。包括:帧起始、仲裁场、控制场、数据场、CRC场、ACK场和帧结束。(6)CAN总线硬件接口包括:CAN总线控制器和CAN收发器。CAN控制器主要完成时序逻辑转换等工作,例如菲利普的SJA1000。CAN收发器是CAN总线的物理层芯片,实现TTL电平到CAN总线电平特性...

51次浏览 2017-09-21 【ARM技术】

1

0

入门实战营 | 听说以FPGA技能包挑战高薪,也是有捷径的?

第一阶段FPGA的工艺结构及其特点; FPGA设计方法及思想,及在工程开发中FPGA芯片的选型策略及原则;FPGA设计流程教学,围绕开发工具Modelsim、ISE/Vivado进行; 第二阶段Verilog HDL基本结构、数据类型、赋值语句及块语句等;Verilog HDL实现组合逻辑电路;Verilog HDL实现时序逻辑电路; Verilog HDL设计技巧;Testbench文件...

6次浏览 2017-09-20 【Altera SoC】

1

0

ARM、DSP、FPGA的特点和区别

ASIC器件,有很多共同特点,但由于CPLD和FPGA结构上的差异,具有各自的特点: ①CPLD更适合完成各种算法和组合逻辑,FPGA更适合于完成时序逻辑。换句话说,FPGA更适合于触发器丰富的结构,而CPLD更适合于触发器有限而乘积项丰富的结构。 ②CPLD的连续式布线结构决定了它的时序延迟是均匀的和可预测的,而FPGA的分段式布线结构决定了其延迟的不可预测性。 ③在编程上FPGA比...

80次浏览 2017-09-20 【DSP】

查看更多>>

时序视频

迅速掌握SDC (Synopsis设计约束)时序分析

迅速掌握SDC (Synopsis设计约束)时序分析

时序分析是65 nm以及更小工艺尺寸的关键因素。您应该知道怎样才能轻松的设置时序约束,产生提高时序分析效能的时序报告,怎样提高FPGA时序性能。在这一技术研讨中,您将了解到怎样通过理解时序分析基础和基于SDC的时序分析方法来解决这些难题。您还会了解到其他时序分析资源。...

2010-11-14 标签: FPGA SDC 设计约束 时序分析

聊天学Xilinx Vivado设计套件

聊天学Xilinx Vivado设计套件

包括静态时序分析与约束验证、集成设计环境(IDE)、IP Integrator、Vivado 设计套件中的脚本化流程、Vivado IP 流程以及Vivado In-System 调试。...

2015-03-03 标签: FPGA Xilinx Vivado

处理PSoC Creator静态时序分析警告(STA Warning)

处理PSoC Creator静态时序分析警告(STA Warning)

本视频提供了一个在PSoC Creator 中消除静态时序分析警告(STA Warning) 的方法。...

2012-02-13 标签: 赛普拉斯 PSoC

互联网基础设施网络研讨会

互联网基础设施网络研讨会

互联网基础设施网络研讨会...

2015-10-09 标签: 互联网 基础设施

FPGA软件硬件协同设计

FPGA软件硬件协同设计

该课程是FPGA在嵌入式系统领域的应用,以XILINX的MICROBLAZE 32位软核处理器为载体,介绍嵌入式系统中软件和硬件协同设计和协同调试的方法,诠释All Programmable在嵌入式系统设计中的重要意义。...

2014-01-01 标签: FPGA EEPW

Altera Quartus II 14.1采用DSE优化Quartus II设计

Altera Quartus II 14.1采用DSE优化Quartus II设计

观看这一演示,了解您怎样使用 DSE 优化 Quartus II 设计的时序、功耗和面积。...

2014-12-12 标签: Altera Quartus II DSE

查看更多>>

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved