首页 > 关键词 > 时序

时序

在电子工程世界为您找到如下关于“时序”的新闻

STM32-FSMC-NANDFLASH

STM32-FSMC-NANDFLASH

STM32 FSMC 支持两个NAND闪存块,支持硬件ECC并可检测多达8K字节数据其地址映射如下图所示图161  FSMC存储块NAND和PC卡地址映射表88  存储器映像和时序寄存器 对于NAND闪存存储器,通用和属性空间又可以在低256K字节部分划分为3个区(见表89)●  数据区(通用/属性空间的前64K字节区域)●  命令...

类别:ARM单片机 2017-11-22 19:52:58 标签: STM32 FSMC NANDFLASH

超大规模运算和LTE-A驱动高性能时序方案需求

数据中心和无线网路基础架构正持续提升网路利用率以及降低资料传输的成本,业界时序元件供应商借由高性能的时脉和振荡器来满足这一市场需求,从而实现最佳的频率灵活性和超低抖动。以太网络(Ethernet)自从IEEE 802.3于1980年首次发布以来已经走过了漫漫长路。以太网络一开始是作为连接个人电脑(PC)和工作站的技术,然后逐渐发展成为企业运算、数据中心、无线网路、电信和工业...

类别:半导体生产 2017-11-21 20:11:03 标签: LTE-A

深圳云天励飞技术有限公司在机器学习和视觉智能系统芯片中

务器等等,客户有三星、华为/ HiSilicon、Mobileye(英特尔)、Altera(Intel)和德州仪器等。 ArterisIP产品包括Ncore缓存一致性互连IP和FlexNoC非一致性互连IP,以及可选用的套件包括Resilience(功能安全)和PIANO自动时序收敛功能。通过使用ArterisIP产品线,客户可以降低功耗、提升性能、提高芯片设计...

类别:综合资讯 2017-11-21 18:49:00 标签: 云天励飞 ArterisIP

MCS-51单片机的时序单位

时序是用定时单位来描述的,MCS-51单片机的时序单位有四个,它们分别是节拍、状态、机器周期和指令周期,接下来我们分别加以说明。·节拍与状态:我们把振荡脉冲的周期定义为节拍(为利便描述,用P表示),振荡脉冲经由二分频后即得到整个单片机工作系统的时钟信号,把时钟信号的周期定义为状态(用S表示),这样一个状态就有两个节拍,前半周期相应的节拍我们定义为1(P1),后半周期对应的节拍...

类别:51单片机 2017-11-21 10:34:48 标签: MCS-51 单片机 时序单位

简单全能的AVR单片机高压解锁器

简单全能的AVR单片机高压解锁器

; //最关键的时序问题  chip_erase(); //擦除  write_fuse(0xE1,0x19); //恢复熔丝为默认(也可自己设定为其他值)}//结束状态  void finish(void){   DDRB=0x00;PORTB=0x00;  ...

类别:AVR单片机 2017-11-21 10:26:57 标签: AVR单片机 高压解锁器

AVR单片机(学习ing)—(九)、ATMEGA16的模数转换器—01

AVR单片机(学习ing)—(九)、ATMEGA16的模数转换器—01

通过向ADCSRA 寄存器的ADSC 写1 来启动。在此模式下,后续的ADC 转换不依赖于ADC 中断标志ADIF 是否置位。如果使能了自动触发,置位ADCSRA 寄存器的ADSC 将启动单次转换。ADSC 标志还可用来检测转换是否在进行之中。不论转换是如何启动的,在转换进行过程中ADSC 一直为1。4、预分频及ADC 转换时序在默认条件下,逐次逼近电路需要一个从50 kHz...

类别:AVR单片机 2017-11-21 10:26:22 标签: AVR单片机 ATMEGA16 模数转换器

AVR单片机—(三)、ATMEGA16驱动16*2点阵字符液晶模块—01

AVR单片机—(三)、ATMEGA16驱动16*2点阵字符液晶模块—01

上搜搜吧~~我这里也就是简单了解~)这里也就三个引脚需要注意就是RS、R/W、E,这三个引脚,传输数据的必用引脚,别的就不用详细介绍了吧~~(后面的程序就是根据这三个引脚的时序图来写的!2)(说实话,我真的不太想详细说,因为好多人对于驱动这个1602来说太简单了~~所以我尽量简洁)基本操作时序1读状态:输入:RS=L,RW=H,E=H   ...

类别:AVR单片机 2017-11-21 10:16:44 标签: AVR单片机 ATMEGA16 点阵 字符液晶模块

Proteus仿真与实际的差别

Proteus仿真与实际的差别

unsigned char,而一般的延时函数,用的是int类型,就是这两个变量类型的不同,导致了延时的不同,同样是想延时1毫秒,我的函数实际上只能延时0.4到0.5毫秒左右,就是这个的区别,让我在操作液晶时,各个时序的延时不够,给液晶的命令不能到达。后来修改后,再修改了一下程序其他地方,终于让液晶正确的显示了。再说一个比较郁闷的事情,在Proteus里面,1602是这样显示的买来实物后...

类别:51单片机 2017-11-20 20:40:38 标签: Proteus仿真 实际

如何提高单片机系统的抗干扰能力

情况下,程序启动WDT 后,CPU 周期性的将WDT 清零,这样WDT 的定时溢出就不会发生,如同睡眠一般不起任何作用。在受到干扰的异常情况下,CPU 时序逻辑被破坏,程序执行混乱,不可能周期性的将WDT 清零,这样当WDT 的定时溢出时,其输出使系统复位,避免CPU因一时干扰而陷入瘫痪的状态。  3 结束语  随着单片机系统的广泛应用和技术的进步,电磁干扰问题越来越突出,推广现有...

类别:其他技术 2017-11-20 20:06:53 标签: 单片机系统 抗干扰能力

vga时序标准详解

视频传输标准,在当时具有分辨率高、显示速率快、颜色丰富等优点,在彩色显示器领域得到了广泛的应用。这个标准对于现今的个人电脑市场已经十分过时。即使如此,VGA仍然是最多制造商所共同支持的一个标准,个人电脑在加载自己的独特驱动程序之前,都必须支持VGA的标准。例如,微软Windows系列产品的开机画面仍然使用VGA显示模式,这也说明其在显示标准中的重要性和兼容性。vga时序标准完成...

类别:综合资讯 2017-11-19 17:35:31 标签: 音频传输 VGA 显示器

查看更多>>

时序资料下载

系统时序!!!立即下载

系统时序系统时序基础理论 对于系统设计工程师来说,时序问题在设计中是至关重要的,尤其是随着时钟频率的提高,留给数据传输 的有效读写窗口越来越小,要想在很短的时间限制里,让数据信号从驱动端完整地传送到接收端,就必须 进行精确的时序计算和分析。同时,时序和信号完整性也是密不可分的,良好的信号质量是确保稳定的时 序的关键,由于反射,串扰造成的信号质量问题都很可能带来时序...

类别:科学普及 2013年09月29日 标签: 系统 时序

分布式测温中传感器时序与温度读取研究立即下载

         在分布式测温系统中应用了大量的新型传感器DS18B20,DS18B20 是单总线数字温度传感器其硬件接线简单,但时序非常复杂。正确使用单总线数字温度传感器,分析其时序关系,基于时序编制正确程序具有及其重要意义。文中结合时序图对初始化时序、写时序和读时序进行了详细阐述,并给出了实现各种时序的软件程序...

类别:其他 2013年09月22日 标签: 分布式测温中传感器时序与温度读取研究

系统时序基础理论立即下载

系统时序基础理论系统时序基础理论对于系统设计工程师来说,时序问题在设计中是至关重要的,尤其是随着时钟频率的提高,留给数据传输的有效读写窗口越来越小,要想在很短的时间限制里,让数据信号从驱动端完整地传送到接收端,就必须进行精确的时序计算和分析。同时,时序和信号完整性也是密不可分的,良好的信号质量是确保稳定的时序的关键,由于反射,串扰造成的信号质量问题都很可能带来时序...

类别:科学普及 2013年09月29日 标签: 系统 时序 基础 理论

同步时序逻辑电路立即下载

同步时序逻辑电路:本章系统的讲授同步时序逻辑电路的工作原理、分析方法和设计方法。从同步时序逻辑电路模型与描述方法开始,介绍同步时序逻辑电路的分析步骤和方法。然后讨论同步时序逻辑电路的设计。逻辑电路按其工作特点可以分成两大类:组合逻辑电路和时序逻辑电路。组合逻辑电路是指电路在任何时刻所产生的输出,仅取决于该时刻电路的输入。时序逻辑电路按其工作方式不同,又分为同步时序逻辑电路和异步时序逻辑电路。本章...

类别:其他 2013年09月22日 标签: 同步时序逻辑电路

Cadence时序计算及信号完整性问题培训文档(中文)立即下载

Cadence时序计算问题培训文档时序计算和 Cadence 仿真结果的运用中兴通讯康讯研究所 EDA 设计部 余昌盛 刘忠亮摘要:本文通过对源同步时序公式的推导,结合对 SPECCTRAQuest 时序仿真方法的分析,推导出了使用 SPECCTRAQuest 进行时序仿真时的计算公式,并对公式的使用进行了说明。 关键词:时序仿真 源同步时序电路 时序公式...

类别:科学普及 2013年09月29日 标签: Cadence 时序 计算 问题 培训 文档

手机数字基带处理芯片中的静态时序分析立即下载

手机数字基带处理芯片中的静态时序分析手机数字基带处理芯片中的静态时序分析内容摘要:动态时序分析时不可能产生完备的测试向量,覆盖门级网表中的每一条路径。因此 在动态时序分析中,无法暴露一些路径上可能存在的时序问题;而静态时序分析,可以方便地显示 出全部路径的时序关系,因此逐步成为集成电路设计签字认可的标准。1.引言 随着深亚微米技术的发展, 数字电路的规模已经...

类别:科学普及 2013年09月29日 标签: 手机 数字 处理 芯片 静态

必备精品教程——时序分析与时序约束立即下载

时序分析与时序约束 时序分析与时序约束 (基于TimeQuest Timing Analyzer)1. 基础篇: 常用的约束(Assignment/Constraints)分类:时序约束、区域与位置约束和其他约 束。 主要用途: 1、时序约束...

类别:科学普及 2013年09月29日 标签: 时序 分析 与时 序约

手机数字基带处理芯片中的静态时序分析立即下载

手机数字基带处理芯片中的静态时序分析手机数字基带处理芯片中的静态时序分析1.引言  随着深亚微米技术的发展,数字电路的规模已经发展到上百万门甚至上千万门。工艺也从几十um提高到65nm甚至45nm。这样的电路规模做验证的时间在整个芯片的开发周期所占的比例会越来越重。通常,在做验证的时候,我们都会采用动态验证的方法。现在,用静态验证方法(STA Static...

类别:科学普及 2013年09月29日 标签: 手机 数字 处理 芯片 静态

异步时序逻辑电路立即下载

异步时序逻辑电路:本章主要从同步时序逻辑电路与异步时序逻辑电路状态改变方式不同的特殊性出发, 系统的介绍异步时序逻辑电路的电路结构、工作原理、分析方法和设计方法。1. 脉冲异步时序逻辑电路的分析与设计方法。2. 电平异步时序逻辑电路的分析与设计方法。3. 电平异步时序逻辑电路的竞争分析。脉冲异步时序逻辑电路的分析分析异步时序逻辑电路的过程与分析同步时序逻辑电路的过程基本上是相同的。但在异步...

类别:其他 2013年09月22日 标签: 异步时序逻辑电路

Altera FPGA/CPLD设计(高级篇)立即下载

《Altera FPGA/CPLD设计(高级篇)》结合作者多年工作经验,深入地讨论了Altera FPGA/CPLD的设计、优化技巧。在讨论FPGA/CPLD设计指导原则的基础上,介绍了Altera器件的高级应用;引领读者学习逻辑锁定设计工具,详细讨论了时序约束与静态时序分析方法;结合实例讨论如何进行设计优化,介绍了Altera的可编程器件的高级设计工具与系统级设计技巧。《Altera FPGA...

类别:Altera 2013年09月22日 标签: Altera FPGA CPLD

查看更多>>

时序相关帖子

0

0

什么是数据记录仪?其测量原理是怎样的?

等单元的替换。通过USB或LAN连接电脑可进行数据传送或远程操作。   存储记录仪的基本测量功能   用记录功能长时间记录变动的同时,在发生突发现象时用存储记录功能记录下来。   ■FFT功能   频率分析功能,可把握振动等的频率成分。   ■逻辑记录功能   除了模拟输入以外,还能够进行逻辑记录。通过数字?模拟混合记录,可以做到定序/时序等的测量。 什么是数据记录仪?其测量...

0次浏览 2017-11-23 【测试/测量】

0

0

FPGA中安徽组合逻辑大时代和时序逻辑的区别可靠

  数字电路根据逻辑功能的不同特点,可以分成两大类,一类叫组合逻辑电路(简称组合电路),另一类叫做时序逻辑电路(简称时序电路)。     1.组合逻辑概念     组合逻辑电路在逻辑功能上的特点是任意时刻的输出仅仅取决于该时刻的输入,与电路原来的状态无关,不涉及对信号跳变沿的处理,无存储电路,也没有反馈电路。通常可以通过真值表的形式...

0次浏览 2017-11-22 信息发布

2

0

FPGA的几点总结,你同意吗?

;因此,要想学好FPGA,你得用硬件的思维方式来编写代码,注重FPGA的系统结构设计,好的系统结构设计会带来质的飞跃,这就告诉我们RTL Coding其实是硬件结构设计,而非基于处理器架构的C语言程序开发,好的RTL Coding就是好的硬件结构。 2.  FPGA设计是做串并操作的时序设计?         FPGA...

115次浏览 2017-11-22 【ARM技术】

2

0

STM32系列教程最新全套

之五 cube库【课程目标】1.认识库函数的作用;2.熟悉cube库 星创客STM32系列教程之六串口【课程目标】1.掌握串口的概念;2.掌握串口配置方式;3.熟悉使用cube配置串口 星创客STM32系列教程之七 SPI【课程目标】1.掌握SPI的原理;2.了解SPI时序;3.掌握模拟SPI的方式;4.熟悉stm32 的SPI接口;5.了解LCD原理    星创客...

105次浏览 2017-11-22 嵌入式系统编程 标签: 嵌入式 单片机 stm32

6

0

28335的IO口想要输出时钟信号问题

的最大频率),会影响其他函数的执行吗? 期待你的回复。 IO 翻转的频率问题,之前也遇到相似的情况 可以看看这个帖子: [url]http://bbs.21ic.com/icview-877734-1-1.html[/url] [quote][size=2][url=forum.php?mod=redirect&goto=findpost&pid=2270990&ptid=583467...

82次浏览 2017-11-22 【TI C2000】

0

0

电源时序留个心,偏置不“跑偏”!

本帖最后由 木犯001号 于 2017-11-20 16:38 编辑 射频(RF)和微波放大器在特定偏置条件下可提供最佳性能。偏置点所确定的静态电流会影响线性度和效率等关健性能指标。虽然某些放大器是自偏置,但许多器件需要外部偏置并使用多个电源,这些电源的时序需要加以适当控制以使器件安全工作。 接下来,我们主要来说说偏置时序控制要求。电源时序控制使用外部偏置放大器时,电源时序控制非常重要...

0次浏览 2017-11-22 电源技术

0

0

涯渴偎敦霉康何沽

住房库存消化周期,适时调整当年住宅用地供应规模、结构和时序,对消化周期在36个月以上的,应停止供地;36-18个月的,当年供地计划要比上年度减少30%以上;12-6个月的,当年供地计 涯渴偎敦霉康何沽...

0次浏览 2017-11-21 信息发布

6

0

at24c16读出为0的问题

;i2c_delay(); SCL_1;i2c_delay(); while(SDA); SCL_0; } 我一开始初始化为输出,请问运行这句while(SDA);之前,还用不用初始化为输入 [attach]330989[/attach] 搞好了。看了下时序图,如上图。 AT24C16...

99次浏览 2017-11-21 【stm32/stm8】

7

0

18B20仿真时数码管一直显示16,怎么回事

();       }while(--t); }                               //18B20时序 //初始化 void init...

110次浏览 2017-11-21 【51单片机】

0

0

趾厩叫堂灾谔纱瀑

住宅用地供应。 根据通知,应保证住宅用地供应平稳有序。 河南省各市、县(市)要根据上年度12月份商品住房库存消化周期,适时调整当年住宅用地供应规模、结构和时序,对 music.baidu.com/songlist/514611394 egrbfdgnbg.wikidot.com music.baidu.com/songlist/514428593 music.baidu.com...

0次浏览 2017-11-19 信息发布

查看更多>>

时序视频

迅速掌握SDC (Synopsis设计约束)时序分析

迅速掌握SDC (Synopsis设计约束)时序分析

时序分析是65 nm以及更小工艺尺寸的关键因素。您应该知道怎样才能轻松的设置时序约束,产生提高时序分析效能的时序报告,怎样提高FPGA时序性能。在这一技术研讨中,您将了解到怎样通过理解时序分析基础和基于SDC的时序分析方法来解决这些难题。您还会了解到其他时序分析资源。...

2010-11-14 标签: FPGA SDC 设计约束 时序分析

潘文明至简设计法之FPGA时序约束视频

潘文明至简设计法之FPGA时序约束视频

我们的目标:第一,按我们提供的步骤一个一个进行约束;第二,根据自己的使用情况,找到对应的场景后,挑出其所对应的时序约束;第三,根据提示的方法,得到参数,计算出最终结果。 我们的优势:一个傻瓜式、但实用的时序约束“操作手册”。 本系列视频,简单介绍了我们的“操作手册”,保证让你有意外的收获! 另外,F...

2017-07-26 标签: FPGA 嵌入式 至简设计法 EDA 时序约束

Microchip时钟与时序应用解决方案

Application Migration using MPLAB Harmony、Single AAAA Battery Reference Design for Low Power PIC MCU、More Low Power MCU Comparisons- nanoWatt XLP Vs....

2016-07-22 标签: Microchip时钟

处理PSoC Creator静态时序分析警告(STA Warning)

处理PSoC Creator静态时序分析警告(STA Warning)

本视频提供了一个在PSoC Creator 中消除静态时序分析警告(STA Warning) 的方法。...

2012-02-13 标签: 赛普拉斯 PSoC

聊天学Xilinx Vivado设计套件

聊天学Xilinx Vivado设计套件

包括静态时序分析与约束验证、集成设计环境(IDE)、IP Integrator、Vivado 设计套件中的脚本化流程、Vivado IP 流程以及Vivado In-System 调试。...

2015-03-03 标签: FPGA Xilinx Vivado

互联网基础设施网络研讨会

互联网基础设施网络研讨会

互联网基础设施网络研讨会...

2015-10-09 标签: 互联网 基础设施

数字电子技术基础

数字电子技术基础

本课程是电子技术基础的两大分支之一,属于入门性质的技术基础课。课程的主要内容为电子器件、电子电路的基本原理、数字电路的分析和设计方法,以及在实际中的典型应用等。清华大学“数字电子技术基础”课程的知识点包括逻辑代数基础、门电路、组合逻辑电路、时序逻辑电路、脉冲波形的产生与整形、半导体存储器、可编程逻辑...

2017-09-23 标签: 清华大学 数电 王红

FPGA软件硬件协同设计

FPGA软件硬件协同设计

该课程是FPGA在嵌入式系统领域的应用,以XILINX的MICROBLAZE 32位软核处理器为载体,介绍嵌入式系统中软件和硬件协同设计和协同调试的方法,诠释All Programmable在嵌入式系统设计中的重要意义。...

2014-01-01 标签: FPGA EEPW

查看更多>>

小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved