首页 > 关键词 > 动态重配置

动态重配置

在电子工程世界为您找到如下关于“动态重配置”的新闻

TD-SCDMA系统RNC侧Node B测试平台的分析与实现

TD-SCDMA系统RNC侧Node B测试平台的分析与实现

、与实现相关的操作维护的传送、系统信息管理、公共信道的业务管理、专用信道的业务管理、共享信道的业务管理、定时同步管理。 其中逻辑操作维护功能包括:Iub链路管理、小区配置管理、无线网络性能测试、资源事件管理、公共传输信道管理、无线资源管理、无线网络配置校准。公共信道的业务管理包括准入控制、功率管理、数据传送、测量报告。专用信道的业务管理包括无线链路管理、无线链路监视、信道分配/取消...

类别:通信与网络 2016-09-27 08:48:44 标签: 信令 3G ATM 以太网

一种TD-SCDMA物理层测量值的采集

一种TD-SCDMA物理层测量值的采集

模块再根据测量报告类型的不同,查找对应的算法模块。 ●各个对应的算法模块根据解码后的MEAS_RE_PORT进行事件触发处理,在UE部分包括:给用户分配或重配专用物理信道,重配置、小区切换等;在小区部分包括:判断小区负载状态变化,判断码表信息变化,接纳/释放一个新用户。 ●各个算法模块再调用OAM中Agent的接口函数,输出所需要的测量信息。 4.2 OAM测量采集上报...

类别:通信与网络 2011-11-16 11:01:48 标签: TD-SCDMA 物理层测量值

赛灵思ISE12.2设计套件强化部分可重配置FPGA技术

  赛灵思公司(Xilinx, Inc.)近日宣布推出其第四代部分可重配置设计流程,以及智能时钟门控技术的多项全新强化方案,可针对Virtex-6 FPGA设计中BRAM(block-RAM)降低24%的动态功耗。设计人员即日起即可下载ISE12.2设计套件,利用其简便易用、直观的部分可重配置设计流程,进一步降低功耗和整体系统成本。同时,最新推出的ISE版本还可...

类别:IP及开发 2011-10-25 22:05:22 标签: 赛灵思 设计 套件 强化

一种基于ARM 的FPGA可重构配置方法的实现及应用

一种基于ARM 的FPGA可重构配置方法的实现及应用

功能动态改变.系统可重构主要就是利用基于sRAM的FPGA这种动态重配置特性才得以实现的,下面就以Altem公司Cyclone II系列FPGA分析其配置方式及其可重构应用. 1 可重构配置方法     根据FPGA在配置过程中的角色可把cyclone II系列FPGA的配置方式分为三种:FPGA主动串行(As)方式、FPGA被动串行(PS...

类别:ARM单片机 2011-07-12 16:29:58 标签: ARM FPGA 加载配置

ARM设计的FPGA可重构配置方法的实现及应用

ARM设计的FPGA可重构配置方法的实现及应用

的FPGA这种动态重配置特性才得以实现的,下面就以Altem公司Cyclone II系列FPGA分析其配置方式及其可重构应用. 1 可重构配置方法     根据FPGA在配置过程中的角色可把cyclone II系列FPGA的配置方式分为三种:FPGA主动串行(As)方式、FPGA被动串行(PS)方式和JATG方式.不同配置模式通过配置模式选择管脚...

类别:ARM单片机 2011-06-02 14:12:21 标签: 设计 fpga 重构 配置

赛灵思发布ISE12.2强化部分可重配置FPGA技术

      可编程平台厂商赛灵思公司(Xilinx, Inc. (NASDAQ:XLNX) )今天宣布推出其第四代部分可重配置设计流程,以及智能时钟门控技术的多项全新强化方案,可针对Virtex™®-6 FPGA设计中BRAM(block-RAM)降低24%的动态功耗。设计人员即日起即可下载ISE12.2设计套件,利用其简便...

类别:IP及开发 2010-07-28 18:14:55 标签: 赛灵思 ISE12.2 FPGA

Cypress与HI-TECH发布最新编译器,加倍PSoC器件的存储能力

Cypress半导体公司和HI-TECH Software日前宣布了一项新的编译技术,能够扩展动态配置PSoC混合信号阵列的存储容量和性能。这款新的ANSI C编译器,即面向PSoC混合信号阵列的HI-TECH C PRO,开拓了HI-TECH的Omniscient Code Generation(全知代码生成,OCG)技术,能够从根本上降低PSoC的代码量。 PSoC...

类别:EDA/IC设计 2007-10-06 08:11:42 标签: 代码 动态 移植 周期

Cypress与HI-TECH发布最新编译器,加倍PSoC器件的存储能力

Cypress半导体公司和HI-TECH Software日前宣布了一项新的编译技术,能够扩展动态配置PSoC混合信号阵列的存储容量和性能。这款新的ANSI C编译器,即面向PSoC混合信号阵列的HI-TECH C PRO,开拓了HI-TECH的Omniscient Code Generation(全知代码生成,OCG)技术,能够从根本上降低PSoC的代码量。 PSoC...

类别:电子设计 2007-10-06 08:11:42 标签: 代码 动态 移植 周期

Cypress与HI-TECH发布最新编译器,加倍PSoC器件的存储能力

Cypress半导体公司和HI-TECH Software日前宣布了一项新的编译技术,能够扩展动态配置PSoC混合信号阵列的存储容量和性能。这款新的ANSI C编译器,即面向PSoC混合信号阵列的HI-TECH C PRO,开拓了HI-TECH的Omniscient Code Generation(全知代码生成,OCG)技术,能够从根本上降低PSoC的代码量。 PSoC...

类别:电子设计 2007-10-06 08:11:42 标签: 代码 动态 移植 周期

查看更多>>

动态重配置资料下载

FPGA局部动态可重配置的研究立即下载

FPGA作为近年来集成电路发展中最快的分支之一,有关它的研究和应用得到了迅速的发展。传统的FPGA采用静态配置的方法,所以在它的应用生命周期中,它的功能就不能够再改变,除非重新配置动态重配置系统在系统工作的过程中改变FPGA的结构,包括全局重配置和局部重配置。其中的局部动态重配置系统有着ASIC以及静态配置FPGA无法比拟的优势。而随着支持局部位流配置以及动态配置的商用FPGA的推出,使对局...

类别:其他 2014年03月05日 标签: FPGA局部动态可重配置的研究

FPGA的全局动态可重配置技术立即下载

FPGA的全局动态重配置技术...

类别:FPGA/CPLD 2013年09月22日 标签: FPGA的全局动态可重配置技术

基于FPGA的动态可重配置的IP报文过滤系统立即下载

         IP 过滤是把IP 数据报文分成不同种类的过程,主要取决于IP 报头中的信息。基于软件的字符串匹配已经不能跟上高速的网络传输速度,需要寻找硬件解决方案。这篇论文描述了基于FPGA 的动态重配置内容可寻址存储器CAM(Content Addressable Memory)在IP 过滤中的应用...

类别:FPGA/CPLD 2013年09月22日 标签: 基于FPGA的动态可重配置的IP报文过滤系统

基于Virtex-4的DCM动态重配置设计立即下载

    本文介绍了XiLinx FPGA中DCM的结构和相关特性,提出了一种基于XiLinx FPGA的DCM动态重配置的原理方法,并给出了一个具体的实现系统。系统仅通过外部和.........

类别:FPGA/CPLD 2013年09月22日 标签: 时钟源 XiLinx Virte DCM动态重配置

fpga动态重配置立即下载

提供动态重配置的刷新方案...

类别:FPGA/CPLD 2014年04月04日 标签: 重配置

基于TI+TMS320+DSP的软件动态链接技术立即下载

介绍了软件动态链接技术的概念和特点,提出了基于TI TMS320系列DSP的软件动态链接技术。该技术解决了可重配置的DSP系统中关于软件二进制目标代码的动态加载和卸载的问题。采用该技术的软件重配置方案已成功运用于某多功能通信系统,为基于其他系列DSP的可重构数字处理系统提供了一定的参考,在无人值守设备、多功能信号处理设备方面具有一定的应用价值。...

类别:DSP 2012年12月26日 标签: TI DSP芯片 动态链接

基于TI+TMS320+DSP的软件动态链接技术立即下载

  介绍了软件动态链接技术的概念和特点,提出了基于TI TMS320系列DSP的软件动态链接技术。该技术解决了可重配置的DSP系统中关于软件二进制目标代码的动态加载和卸载的问题。采用该技术的软件重配置方案已成功运用于某多功能通信系统,为基于其他系列DSP的可重构数字处理系统提供了一定的参考,在无人值守设备、多功能信号处理设备方面具有一定的应用价值。...

类别:嵌入式系统 2014年03月05日 标签: 基于TI TMS320 DSP的软件动态链接技术

可重配置PLL使用手册立即下载

本文档主要是以Altera公司的Stratix II系列的FPGA器件为例,介绍了其内嵌的增强型可重配置PLL在不同的输入时钟频率之间的动态适应,其目的是通过提供PLL的重配置功能,使得不需要对FPGA进行重新编程就可以通过软件手段完成PLL的重新配置,以重新锁定和正常工作。...

类别:FPGA/CPLD 2013年09月22日 标签: 可重配置 PLL

可重配置PLL使用手册立即下载

本文档主要是以Altera公司的Stratix II系列的FPGA器件为例,介绍了其内嵌的增强型可重配置PLL在不同的输入时钟频率之间的动态适应,其目的是通过提供PLL的重配置功能,使得不需要对FPGA进行重新编程就可以通过软件手段完成PLL的重新配置,以重新锁定和正常工作。...

类别:科学普及 2014年03月05日 标签: 可重配置PLL使用手册

赛灵思FPGA PLL 动态重配置技巧立即下载

赛灵思FPGA PLL 动态重配置技巧...

类别:FPGA/CPLD 2014年05月18日 标签: FPGA PLL 重配置

查看更多>>

动态重配置相关帖子

4

0

【FPGA开源教程连载】第十六章 PLL锁相环介绍与简单应用

定义为PLL跟踪输入时和抖动的能力,带宽用PLL中闭环增益的-3dB频率测量,或近似为PLL开环响应的联合增益店。这里使用默认设置。如有特殊需求可对应修改。图16-2-3PLL配置界面       时钟切换支持PLL在两个输入参考时钟之间进行切换。切换模式可以自动切换和手动切换。图16-2-4PLL配置界面PLL动态重配置动态相位重配置。相关应用请参看数据...

1315次浏览 2017-01-05 FPGA/CPLD 标签: 锁相环 连载

0

0

270-VC709E 增强版 基于FMC接口的Xilinx Vertex-7 FPGA V7 XC7VX690T PCIeX8 接口卡

个outstanding读请求和写请求支持Completion重排序可重配置源和目的,能在PCIe接口,AXI4 Master接口和Stream input和output接口之间进行转变灵活的Scatter-Gather DMA模式,包括每个描述符可动态DMA控制可选的DMA状态报告给描述符,方便软件管理设计提供离散DMA功能、直接DMA功能和DMA通道管理 赛灵思V7 系列的FPGA开发的TCPIP 的IP...

404次浏览 2016-11-08 信息发布 标签: VC709E FMC接口 Vertex-7 FPGA板卡 V7板卡

0

0

什么叫大数据,与云计算有何关系?

的DMA引擎支持最多4GBytes或无限长的传输长度支持最多16个outstanding读请求和写请求支持Completion重排序可重配置源和目的,能在PCIe接口,AXI4 Master接口和Stream input和output接口之间进行转变灵活的Scatter-Gather DMA模式,包括每个描述符可动态DMA控制可选的DMA状态报告给描述符,方便软件管理设计提供离散DMA功能、直接DMA...

606次浏览 2016-08-31 信息发布 标签: FMC接口 XC7VX690T 大数据 云计算 海量数据

0

0

PXI总线射频微波信号自动测试系统

射频/微波信号自动测试系统方案   1.概述   射频/微波信号自动测试系统是一种基于PXI总线的集射频/微波信号发生与分析功能于一体的自动化测试系统,该系统具有以下特点:   (1)灵活性—射频/微波信号自动化测试系统是一个以软件为中心的、模块化、标准化、可重配置系统,可实现多种应用的用户自定义系统。   ...

404次浏览 2016-08-09 信息发布

0

0

270-VC709E 增强版 基于FMC接口的Xilinx Vertex-7 FPGA V7 XC7VX690T PCIeX8 接口卡

AXI3接口 配置: 通过PCIE和(或)AXI4-Lite Slave接口可操作桥配置空间具有4KBytes的桥内部寄存器具有4KBytes的PCIe配置空间8KBytes用户定义的外部寄存器空间 DMA引擎: 支持最多8个完全独立的DMA引擎支持最多4GBytes或无限长的传输长度支持最多16个outstanding读请求和写请求支持Completion重排序可重配置源和目的,能在PCIe...

1010次浏览 2016-03-11 信息发布 标签: VC709E XC7VX690T接口卡 FMC接口 PCIeX8 接口卡 V7 XC7VX690T

7

0

Xilinx FPGA设计权威指南

10.1.2可重配置的特点 10.1.3可重配置的典型应用 10.1.4细粒度部分可重配置支持 10.1.5ISE软件使能部分可重配置设计 10.1.6管理动态设备重配置 10.1.7可重配置术语 10.2部分可重配置设计流程 10.2.1创建PlanAhead工程 10.2.2定义可配置分区 10.2.3添加可配置的模块 10.2.4定义可重配置的分区区域 10.2.5运行...

805次浏览 2016-03-06 FPGA/CPLD

0

0

i.MX536 新一代汽车多媒体娱乐控制系统集大成者

独立的图像处理引擎,提供可重配置和高逼真度显示的仪表板所需的高帧频图像渲染,从而实现基于显示屏的仪表板的定制。i.MX536处理器提供更宽大,更直观的显示,从而增强了驾驶员使用体验,而这也将对人们的汽车购买决策产生更大的影响。   多模HD1080p视频解码器与HD720p视频编码器硬件引擎,在高级多媒体应用中能够以最小的CPU加载实现完全的1080p视频解码和720p编码...

1310次浏览 2012-07-16 信息发布 标签: 多媒体 微处理器 消费电子 消费者

17

0

南华大学黄智伟 控制类赛题分析

门阵列(Field Programable Gate Array)的简称,目前世界上有十几家生产CPLD/FPGA的公司,其中最大的三家是:Altera,Xilinx,Lattice,其中Altera和Xilinx占有了60%以上的市场份额,能提供器件的种类非常丰富。 FPGA有集成度高、体积小、灵活、可重配置等优点,在控制系统中得到了越来越广泛的应用。FPGA器件选型应注意的一些问题...

6595次浏览 2012-02-20 电子竞赛 标签: 电动车 控制系统

57

0

Xilinx Spartan-6 LX9 试用心得

的软件不断发展和演进的又一重要一步,它将进一步提高设计生产力和系统性能,使逻辑、嵌入式、数字信号处理 (DSP) 和系统设计人员能够更轻松地推出更复杂的创新型可编程电子产品,从而加速产品上市进程并提升产品质量。ISE DESIGN SUITE 的主要优势针对 VIRTEX -6 和 SPARTAN -6 FPGA:● 利用自动时钟门控技术将动态功耗降低30%之多● 利用第四代部分重配置设计流程降低...

13921次浏览 2011-07-31 FPGA/CPLD 标签: center

17

0

【我给XILINX资源中心做贡献】FPGA设计指南:器件、工具和流程

  21.7.3 片内末端电阻   21.7.4 预加重   21.7.5 均衡化  21.8 时钟恢复、抖动和眼图   21.8.1 时钟恢复   21.8.2 抖动和眼图 第22章 可重配置计算  22.1 可动态重配置逻辑  22.2 可动态重配置互连线  22.3 可重配置计算 第23章 现场可编程节点阵列  23.1 引言  23.2 算法评估  23.3...

4756次浏览 2011-04-27 FPGA/CPLD 标签: 设计 工具 border 中心 资源

查看更多>>

动态重配置视频

查看更多>>

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved