台积电年底有望推出首款3D芯片 能耗可降低50%

2011-07-12 20:59:35来源: EEWORLD

  据台湾对外贸易发展协会(TAITRA)透露,芯片业代工巨头台积电公司可望于今年年底前推出业内首款采用3D芯片堆叠技术的半导体芯片产品。Intel则曾于今年五月份表示,他们将于今年年底前开始量产结合了三门晶体管技术(台积电计划14nm节点启用类似的Finfet技术)的芯片产品。而台积电这次推出采用3D芯片堆叠技术半导体芯片产品的时间点则与其非常靠近。

    与其它半导体厂商一样,台积电也一直在开发以穿硅互联技术(TSV)为核心的3D芯片堆叠技术。不过需要说明的是,这种技术与Intel的三门晶体管技术存在很大的区别,以TSV为核心的3D芯片堆叠技术主要在芯片的互联层做文章,通过在互联层中采用TSV技术来将各块芯片连接在一起,以达到缩小芯片总占地面积,减小芯片间信号传输距离的目的。而三门晶体管技术则是从芯片的核心部分--晶体管内部结构上进行改革。

    不过,在增加芯片单位面积内的晶体管密度方面,3D芯片堆叠技术和三门晶体管技术均能起到正面的影响作用。

    根据TAITRA的报道,3D芯片堆叠技术可以将芯片的晶体管密度等效增加到最大1000倍左右的水平,而且芯片的能耗则可降低50%左右。

    TAITRA还引用了台积电研发部门高级副总裁蒋尚义的话称,台积电一直都在与芯片封装商,以及芯片自动化设计软件开发商就改善3D芯片堆叠技术的实用性方面进行紧密合作。

 

关键字:台积电  3D芯片  能耗

编辑:鲁迪 引用地址:http://www.eeworld.com.cn/szds/2011/0712/article_2877.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
台积电
3D芯片
能耗

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 电视相关 白色家电 数字家庭 PC互联网 数码影像 维修拆解 综合资讯 其他技术 技术产品 应用设计 论坛

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved