Synopsys设计平台获得TSMC工艺认证,支持高性能7nm+工艺技术

2018-05-11 10:28:02编辑:muyan 关键字:Synopsys  嵌入式

Synopsys设计平台用于高性能、高密度芯片设计

重点:

  • Synopsys设计平台获得TSMC工艺认证,支持高性能7-nm FinFET Plus工艺技术,已成功用于客户的多个设计项目。

  •            针对7-nm FinFET Plus工艺的极紫外光刻技术,IC Compiler II 进行了专门的优化,进一步节省芯片面积。

  •    采用TSMC的Wafer-on-Wafer®(WoW)技术,平台内全面支持多裸晶芯片堆叠集成,从而提高生产效率,加快实现大批量生产。

 

2018年5月10日,中国 北京——全球第一大芯片自动化设计解决方案提供商及全球第一大芯片接口IP供应商、信息安全和软件质量的全球领导者Synopsys(NASDAQ: SNPS)近日宣布,Synopsys 设计平台获得TSMC最新工艺认证,符合TSMC最新版设计规则手册(DRM)规定的7-nm FinFET Plus先进工艺技术的相关规范。目前,基于Synopsys 设计平台完成的数款测试芯片已成功流片,多位客户也正在基于该平台进行产品设计研发。Synopsys设计平台在获得TSMC的此项认证后,将可以更加广泛地用于基于此工艺技术的芯片设计,包括高性能、高密度计算和低功耗移动应用。


该认证意味着TSMC极紫外光刻(EUV)工艺取得显著进步。与非EUV工艺节点相比,前者的晶片面积显著减少,但仍保持卓越的性能。


以Design Compiler® Graphical综合工具和IC Compiler™II布局布线工具为核心Synopsys设计平台性能显著增强,可充分利用TSMC的7-nm FinFET Plus工艺实现高性能设计。Design Compiler Graphical可以通过自动插入过孔支柱(via-pillar)结构,提高性能以及防止信号电迁移(EM)违规,并且可将信息传递给IC Compiler II进行进一步优化。它还会在逻辑综合时自动应用非默认规则(NDR),并感知绕线层以优化设计、提高性能。这些优化(包括IC Compiler II总线布线),将会在整个布局布线流程中继续进行,以满足高速网络严格的延迟匹配要求。


PrimeTime®时序分析工具全面支持先进的波形传播(AWP)技术和参数化片上偏差(POCV)技术,并已经进行充分优化,可解决更高性能和更低电压场景中波形失真和非高斯分布偏差造成的影响。此外,PrimeTime感知物理信息的Sign-off扩展了对过孔支柱的支持。


Synopsys强化了设计平台功能,可以执行物理实现、寄生参数提取、物理验证和时序分析,以支持TSMC的WoW技术。其中基于IC Compiler II的物理实现流程,全面支持晶圆堆叠设计,包括最初的裸晶布局规划准备到凸块(bumps)布局分配,以及执行芯片布线。物理验证由Synopsys 的IC Validator工具执行DRC/LVS检查,由StarRC™工具执行寄生参数提取。


TSMC设计基础架构营销事业部资深处长Suk Lee表示:“与Synopsys的持续合作以及TSMC 7-nm FinFET Plus工艺技术的早期客户合作,使我们可以提供差异化的平台解决方案,帮助我们的共同客户更快地将开创性新产品推向市场。Synopsys设计平台成功通过认证,让我们共同客户的设计方案首次实现了基于EUV工艺技术的批量生产。”


Synopsys设计事业群营销和业务开发副总裁 Michael Jackson说:“我们与TSMC就7-nm FinFET Plus量产工艺进行合作,使客户公司可以放心地开始运用高度差异化的Synopsys 设计平台,设计日益庞大的SoC和多裸晶堆叠芯片。TSMC 7-nm FinFET Plus工艺认证,让我们的客户可以享受到先进的EUV工艺所带来的功率和性能上的显著提升,以及面积更大程度的节省,同时加快了其差异化产品的上市时间。”

 


关键字:Synopsys  嵌入式

来源: EEWORLD 引用地址:http://www.eeworld.com.cn/qrs/article_2018051148140.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:Synopsys为TSMC22nmULP/ULL工艺提供DesignWare基础IP
下一篇:微软AI芯片Brainwave开放云端试用版 比TPU快5倍

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利

推荐阅读

Synopsys陈志宽:中国更有机会实现自动驾驶

“如果说半导体产业的上一个发展高峰是智能手机,那么以自动驾驶、电动汽车、人工智能、5G技术等为代表的新一波技术浪潮,正成为这个产业发展的新引擎。”新思科技(Synopsys)全球总裁兼联席首席执行官陈志宽博士在2018年6月4日举行的新思科技全球用户大会(SNUGChina)上海站上表示。新思科技(Synopsys)全球总裁兼联席首席执行官陈志宽博士车用半导体需求大增受益于物联网、汽车电子、人工智能等新兴市场的快速发展,近两年相关行业对半导体的需求日渐旺盛。特别在汽车领域,随着越来越多的车企、供应商及科技公司将注意力转向高级汽车驾驶辅助系统(ADAS)、自动驾驶、车联网等的研发上,推动汽车智能化变革不断进入深水区,与此同时全球
发表于 2018-06-13 10:23:49
Synopsys陈志宽:中国更有机会实现自动驾驶

Synopsys Design Platform通过三星 8LPP工艺技术认证

2018年5月31日,中国 北京——全球第一大芯片自动化设计解决方案提供商及全球第一大芯片接口IP供应商、信息安全和软件质量的全球领导者Synopsys(NASDAQ: SNPS)宣布,Synopsys Design Platform已通过全球领先半导体技术企业三星电子的工艺认证,支持三星代工部门的8nm LPP(低功耗+)工艺。Synopsys Design Platform可以为8LPP工艺的多次图形曝光光刻技术和全颜色感知变化技术,提供完整的全流程支持。Synopsys的SiliconSmart®库表征工具是开发认证过程和参考流程所需基础IP的关键。认证过程还包括一套与Synopsys Lynx设计系统兼容的可扩展参考流程
发表于 2018-06-01 10:10:29

Synopsys Design Platform通过三星 8LPP工艺技术认证

经硅验证的参考设计流程为高性能、低功耗应用带来高质量结果和时间优势2018年5月31日,中国 北京——全球第一大芯片自动化设计解决方案提供商及全球第一大芯片接口IP供应商、信息安全和软件质量的全球领导者Synopsys(NASDAQ: SNPS)宣布,Synopsys Design Platform已通过全球领先半导体技术企业三星电子的工艺认证,支持三星代工部门的8nm LPP(低功耗+)工艺。Synopsys Design Platform可以为8LPP工艺的多次图形曝光光刻技术和全颜色感知变化技术,提供完整的全流程支持。Synopsys的SiliconSmart®库表征工具是开发认证过程和参考流程所需基础IP的关键。认证过程
发表于 2018-05-31 16:44:27

Synopsys推出ASIL D等级嵌入式视觉处理器IP

2018年5月25日,中国 北京——全球第一大芯片自动化设计解决方案提供商及全球第一大芯片接口IP供应商、信息安全和软件质量的全球领导者Synopsys(NASDAQ:SNPS)近日宣布,推出符合汽车安全完整性等级(ASIL)B,C和D标准的全新 采用安全增强套件(SEP)的DesignWare® EV6x嵌入式视觉处理器 ,加速汽车片上系统(SoC)的开发。SEP增强型EV6x处理器具备差异化的硬件安全特性,安全监视器和用于安全性严苛设计的锁步功能。与非ASIL Ready的EV6x处理器相比,这些特性使设计人员能够实现ISO 26262标准最严格的功能安全和故障覆盖率,而且不会对性能、功耗或面积产生重大影响。带有SEP
发表于 2018-05-29 09:55:59

Synopsys数字和模拟定制设计平台通过TSMC 5nm工艺技术认证

2018年5月24日,中国 北京——全球第一大芯片自动化设计解决方案提供商及全球第一大芯片接口IP供应商、信息安全和软件质量的全球领导者Synopsys(NASDAQ: SNPS)近日宣布, Synopsys 设计平台获得TSMC最新版且最先进的5nm工艺技术认证,可用于客户先期设计。通过与TSMC的早期密切协作,IC Compiler ™ II 的布局及布线解决方案采用下一代布局和合法化技术,最大限度地提高可布线性和总体设计利用率。借助重要的设计技术协同优化工作,通过使用PrimeTime®Signoff和StarRC™提取技术实现ECO闭合,IC Compiler II 实现了对高度紧凑的单元库的支持。对于TSMC
发表于 2018-05-25 10:17:39

Synopsys IC Validator获得GLOBALFOUNDRIES 14LPP物理验证Signoff认证

中国 北京——全球第一大芯片自动化设计解决方案提供商及全球第一大芯片接口IP供应商、信息安全和软件质量的全球领导者Synopsys(NASDAQ:SNPS)宣布,Synopsys IC Validator工具已获得GLOBALFOUNDRIES(GF)认证,将用于GF 14LPP工艺技术的物理验证Signoff。凭借此Signoff认证,设计工程师可以借助IC Validator的快速性和可扩展性,实现高水平的可制造性和最大生产量。目前GF可以提供各种认证的运行集,包括DRC、LVS和金属填充技术文件。GLOBALFOUNDRIES客户设计实施副总裁Jai Durgam表示:“IC Validator Signoff认证是支持
发表于 2018-05-24 08:50:23

小广播

何立民专栏

单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2018 EEWORLD.com.cn, Inc. All rights reserved