datasheet

基于FPGA技术的RS232接口时序电路设计

2016-09-30来源: eefocus关键字:FPGA技术  RS232接口  时序电路
    RS 232接口是1970年由美国电子工业协会(EIA)联合贝尔系统、调制解调器厂家及计算机终端生产厂家共同制定的用于串行通信的标准。它的全名是“数据终端设备(DTE)和数据通信设备(DCE)之间串行二进制数据交换接口技术标准”。该标准规定采用一个25个脚的DB25连接器,对连接器的每个引脚的信号内容加以规定,还对各种信号的电平加以规定。随着设备的不断改进,出现了代替DB25的DB9接口,现在都把RS 232接口叫做DB9。RS 232接口是最常见的一种串行通信接口,普通PC机一般都具有此类接口,其最高通信速率(波特率)为115.2 Kb/s。采用9 600b/s进行数据传输交换的应用较多。通过FPGA实现其时序电路,主要完成发送和接收两部分逻辑电路的设计。

1 发送逻辑电路的设计

    1.1 时序近似

    RS 232接口可选的波特率如9 600b/s,115.2 Kb/s等同11.059 2 MHz的时钟有着整数倍的关系,但通常情况下提供FPGA的时钟大多采用频率为40~80 MHz,同11.059 2 MHz之间存在一定的时序误差。

    例如一个由1个起始位,8个数据位,1个停止位组成,假定串行信号的波特率为9 600b/s,则每个位的时序时间为:
 
    104 166.666 666 666 666 666 666 666 666 67 ns

    相当于80 MHz计数器计数到:

    8 333.333 333 333 333 333 333 333 333 333 3舍去小数部分。

    由80 MHz驱动的计数器产生时序时每个字符误差为4.166 666 666 666 666 666 666 666 666 666 7 ns。这样由10个字符组成的一次发射时序误差约为41.7 ns小于1/1 000可以忽略不计。

    1.2 发送时序设计

    RS 232接口的时序电路由启动电路、字符产牛电路、同步时钟产生电路。波特率控制电路,和时序关闭电路组成。发送时序电路原理框图如图1所示。

图1  发送时序电路原理框图

    1.3 发送电路原理描述

    以波特率为9 600b/s的时序为例,在发送数据之前,系统微处理器将相应波特率参数锁存在FPGA内部的波特率控制电路的寄存器内(由触发器构建),使每次输出的字符同步信号的周期为104.167μs(对应波特率9 600b/s)。

    当系统发出发送启动信号时,字符时序电路以每个字符104.167μs的速率在预发射数据的逻辑电平控制之下输出时序信号,同时在时序中插入停止位和起始位字符信号。

    在完成上述发送时序的过程中,时序计数控制电路会检测发送时序的工作状态,当检测每次时序的停止位完成输出后,时序计数控制电路会发出时序关闭反馈信号,使电路回复到预发射的初始工作状态,并等待处理器再次触发时序电路和对数据参数的重置。

2 接收逻辑电路的设计

    2.1 接收时序设计

    接收时序电路原理框图如图2所示。

图2  接收时序电路原理框图

    2.2 接收电路原理描述

    以波特率为9 600b/s的时序为例,在接收数据之前系统微处理器将相应波特率参数锁存在FPGA内部的波特率控制电路的寄存器内(由触发器构建),使每次输出的字符位同步信号的周期为104.167 μs(对应波特率9 600b/s)。字符位同步信号是接收电路存储接收数据逻辑状态的关键。作为同步时钟信号,该信号可驱动接收到的串行数据电平输入移位寄存器内并锁存。

    当系统接收到一帧串行信号时,首先要判断是否是新的一帧数据,接收判决电路通过对输入串行信号的起始位字符脉宽进行裁决,按照RS 232接口通信协议在某一特性波特率下,一帧信号的起始是一定脉宽的负脉冲。通过计数器可以检测到负脉冲的起始时间和脉冲宽度,当脉冲宽度达到某一数值时启动接收时序。

    接收时序电路会通过被记录下的接收信号的准确到达时间,推算出每个串行数据位对应的时序时刻,从而输出对应每个位中间时刻的字符位同步信号(脉冲)作为接收移位寄存器的同步时钟信号驱动移位寄存器对接收数据电平的记录。

    被锁存的数据通过并行总线被系统微处理器提取。这一过程可以通过对处理器的中断实现,但需要接收时序电路在完成数据接收后立即产生一个中断信号,通知处理器提取接收数据。

    接收时序计数器会对接收时序时间进行检测,当接收时序到达结束时刻时,其输出的时序关闭反馈信号会使接收电路恢复到初始工作电路,等待下一帧数据的到达。

3 结论

    通过FPGA实现RS 232接口时序逻辑电路,已经在工程实践过程中实现了接口标准规定的全部功能。可以认为,通过FPGA的逻辑电路设计可以完全取代专用芯片。介于FPGA的可塑性和灵活性,可以通过相应逻辑电路设计实现包括以太网,USB、RS 485等常见的数据接口。

关键字:FPGA技术  RS232接口  时序电路

编辑:什么鱼 引用地址:http://www.eeworld.com.cn/qrs/article_2016093030696.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:数控机床RS422通信口及与RS232C的连接
下一篇:基于FPGA的RS232异步串行口IP核设计

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利

推荐阅读

摩尔定律放缓,eFPGA技术迎来了最好的发展时机

而言,eFPGA并非一种新的技术,早在十多年前就已经出现过,它是嵌入式的FPGA技术。大家对FPGA技术更熟悉,FPGA和ASIC芯片都是应用非常广泛的,但一直以来,似乎ASIC芯片才是真正的市场主流,并非是FPGA技术的原因,而是它们的制造成本和应用场景所致,相对而言,FPGA或eFPGA的成本更高,除非有特定的场景需求,客户并不愿意采用价格更昂贵的技术。随着芯片技术的发展,ASIC芯片也出现了发展瓶颈,材料和架构的局限让它们很难满足某些场景,如AI带来的算力需求、机器学习应用以及云计算等,大数据和物联网的进步,带来了更大的运算需求,eFPGA重新成为市场的香饽饽,这种全新的、异构的、自带可编程硬件加速器的新技术成为推动半导体产业
发表于 2018-12-01
摩尔定律放缓,eFPGA技术迎来了最好的发展时机

Achronix半导体全面对接Speedcore eFPGA技术

该组项目将使研究机构和公司能够使用Achronix高性能Speedcore eFPGA技术快速构建低成本测试芯片            基于现场可编程门阵列(FPGA)的硬件加速器器件和高性能嵌入式FPGA半导体知识产权(eFPGA IP)领导性企业Achronix半导体公司日前宣布:公司推出两个全新的项目,以支持研究机构、联盟和公司能够全面对接Achronix领先Speedcore eFPGA技术。 eFPGA技术正在迅速地成为基于系统级芯片(SoC)的CPU卸载功能中可编程硬件加速单元的必备硅知识产权(IP),已被广泛用于包括人工智能/机器学习(AI
发表于 2018-11-28

英特尔为服务器引进FPGA技术

英特尔(Intel)日前宣布其OEM厂商将针对数据中心推出搭载Arria 10 GX FPGA的服务器,评论认为,此举将有助该公司在服务器市场上为FPGA另辟突围蹊径,而且一旦成功,将为其他对手设下超越障碍。 据EEJournal报导,自从主宰服务器市场数十年的英特尔买下Altera后,外界便预测前者将有意为数据中心运算发展带来重大变革,也就是将基于FPGA为主的加速器引进主流。如今英特尔宣布,包括戴尔(Dell)与富士通(Fujitsu)在内等OEM,将推出预搭载内含Arria 10 GX FPGA的可程式化加速卡(Programmable Acceleration Card;PAC)服务器。 稍早英特尔也曾
发表于 2018-04-29

Achronix完成Speedcore eFPGA技术量产级测试芯片的验证

的参考设计,也可以通过运行配套的ACE设计工具套件来评估Speedcore的功能,以及探索验证设计理念。有关功能可通过观看演示视频了解,请访问http://bit.ly/2FIs5pt。 “自Achronix于一年多以前宣布开始供货以来,对Speedcore eFPGA技术的需求一直呈指数级增长,”Achronix市场营销副总裁Steve Mentor说道。“许多对Speedcore eFPGA感兴趣的公司都提出要求,提供一个平台来测试他们的硬件加速算法,以作为其核签条件之一。Speedcore 16t验证平台是一个非常好的工具,在最终为其SoC确定所用Speedcore的需求之前,允许这些公司在500MHz速率硬件上运行
发表于 2018-01-22

QuickLogic率先为中芯国际40纳米低漏电工艺提供eFPGA技术

了易于实施、高可靠性和极低功耗的eFPGA 解决方案。ArcticPro eFPGA技术如今已应用于各种领先工艺中,是业界首个在中芯国际40LL技术节点上提供的eFPGA IP。QuickLogic的ArcticPro eFPGA技术应用于中芯国际40LL工艺,可在设备制造后期为SoC开发人员提供高度的设计灵活性。它是一个单一设备平台,因此可通过单一掩码集创建多个芯片变体,并通过定制化来顺应碎片化及快速发展的标准。这不仅大大降低了成本,还为开发人员提供了所需的灵活性,以满足客户的独特新需求,并瞄准新的目标市场。ArcticPro eFPGA功耗极低,特别适用于手持式、可穿戴式和物联网(IoT)的终端应用,这些都需要较长的电池
发表于 2017-09-13

基于FPGA技术的DDS波形发生器的原理与设计

  本文介绍了基于FPGA技术的DDS波形发生器的原理与设计,并利用SignalTapII嵌入式逻辑分析仪对正弦波、三角波、方波、锯齿波进行仿真验证。实验结果表明,利用FPGA能在很短时间内快速构建任意波形,提高了设计效率,具有实际应用价值。   1.引言   DDS频率合成器具有频率分辨率高,输出频点多,可达2N个频点(假设DDS相位累加器的字长是N);频率切换速度快,可达us量级;频率切换时相位连续的优点,可以输出宽带正交信号,其输出相位噪声低,对参考频率源的相位噪声有改善作用;可以产生任意波形;全数字化实现,便于集成,体积小,重量轻。   本文介绍了DDS的基本原理,同时针对DDS波形发生器的FPGA实现进行了简要介绍
发表于 2016-11-08
基于FPGA技术的DDS波形发生器的原理与设计

小广播

何立民专栏

单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2019 EEWORLD.com.cn, Inc. All rights reserved