三星投入DRAM 18nm制程研发

2016-05-16 11:05:48来源: Digitimes
    2016年三星电子(Samsung Electronics)于DRAM将以开发18奈米制程为其投资重点,DIGITIMES Research观察,为克服DRAM 18奈米制程微缩所面临的电容器(Capacitor)易倒塌、杂讯(Noise)增加、电荷外泄及曝光显影变复杂等课题,三星将运用四重曝光显影技术(Quadruple Patterning Technology;QPT)与超微细导电膜形成技术,以维持其在DRAM技术的领先地位。
 
    三星于DRAM 18奈米制程将运用自动对位QPT(Self Aligned QPT;SaQPT)方式,系自动对位双重曝光显影技术(Self Aligned Double Patterning Technology;SaDPT)的延伸,亦即进行两次SaDPT,以达成不需增加光罩数的理想。
 
    不过,三星所采SaQPT仍需形成超微细导电膜,故需追加原子层沉积(Atomic Layer Deposition;ALD)制程,及形成图案所需的蚀刻与化学机械研磨(Chemical Mechanical Polishing;CMP)等制程,使得三星所采SaQPT成本将为单次曝光显影技术的3.3倍。
 
    在超微细导电膜方面,由于以往系采用分子单位的物质,来蒸镀导电膜,然因分子单位下的粒子较大,不易形成均匀薄膜,为避免电子外泄,需蒸镀较厚的导电膜,然此将导致电容器内的电荷储存量减少,三星改用原子物质来制作导电膜,可望克服此一问题,推动DRAM朝18奈米制程微缩。
 
    四重曝光显影技术的主要制造流程

   

关键字:三星  DRAM

编辑:冀凯 引用地址:http://www.eeworld.com.cn/qrs/article_2016051628139.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
三星
DRAM

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 

何立民专栏

单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved