datasheet

支持最新AI 芯片架构,新思科技推出Platform Architect Ultra

2018-11-01来源: EEWORLD 关键字:新思科技

重点:

  •    智能映射与优化AI芯片架构的CNN,从而满足高性能和低功耗的平衡。

  •   Platform Architect Ultra独特的技术、功能和AI参考系统支持整合、分析和优化AI架构CNN工作负载模型。

  •   AI 芯片团队可利用Platform Architect Ultra进行正确有效的架构权衡决策,以消除芯片设计的后期更改。

 

新思科技宣布,推出适用于下一代架构探索、分析和设计的解决方案Platform Architect™Ultra,以应对人工智能(AI)系统级芯片(SoC)的系统挑战。此解决方案支持神经网络芯片根据数据中心或嵌入式设备可用功耗和性能预算,平衡所需卷积神经网络(CNN)的吞吐量。Platform Architect Ultra灵活映射CNN算法和数据吞吐流量,以探索处理和内存架构方案,使架构师能够分析、选择、优化、调整算法和架构,以满足性能和功耗要求。


Denso基础电子研发部项目经理Takashi Abe表示:“汽车AI芯片设计需要高性能和能效的架构,Platform Architect Ultra使我们能够快速搭建精确的架构概念模型,利用实际AI工作负载进行测试,有效对比数以百计的架构和IP备选方案,确保我们的汽车芯片提供最佳性能和功效。”


Arm市场开发高级总监Bill Neifert表示: "设计师必须整合实际软件,以进一步验证和确认架构设计的假定条件。新思科技 Platform Architect Ultra使我们的用户能够利用Arm® Cycle Models模型改进备选架构,在此平台上运行真实的AI参考测试软件来切实了解系统级关键功能及验证芯片性能。”


新思科技Platform Architect Ultra与AI 芯片领导者合作开发下一代版本的Platform Architect,引入最新技术以有效执行多核架构动态仿真。Platform Architect Ultra采用用于上下文数据输入和错误检查的SMART Tables, 以及对于可选架构的可视化根因敏感性分析的SMART Charts。同时引入层次化的设计概念,用于快速创建和封装设计,包括现成的数据吞吐流量模型、架构模型和AI参考系统(包括Caffe和TensorFlow等CNN框架),使架构师能够快速分析和优化架构设计。


新思科技芯片验证事业部研发副总裁Eshel Haritan表示:“我们知道架构团队需要仔细权衡功耗、性能和可编程性才能在激烈的市场竞争中取得成功,所以我们选择与领先的AI芯片公司合作推出Platform Architect Ultra。它可并行化探索、优化性能与功耗,帮助神经网络架构和算法设计师快速确定全面均衡的架构,消除芯片设计的后期更改。”


关键字:新思科技

编辑:muyan 引用地址:http://www.eeworld.com.cn/qrs/2018/ic-news110151976.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:保障更低内存,Imagination推出PowerVR PVRIC4™技术
下一篇:最后一页

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利

推荐阅读

新思科技BSIMM9发布,带你了解一下BSIMM

不久前,新思科技全球总裁兼联席CEO陈志宽在出席新思科技武汉研发中心封顶仪式上特别强调,新思科技一直布局在芯片自动化设计解决方案(EDA工具)、芯片IP和信息安全和软件质量三部分。2017年新思科技年收入为27亿美元,这其中有4亿多美元的收入来自系统软件,安全软件以成为新思科技不可或缺的一部分。在年初发布的《Gartner魔力象限应用安全测试》报告中,新思已经连续两年被评为 (AST Application Security Testing应用安全测试)领域的“领导者”。2015年新思科技收购Codenomicon,标志着公司开始真正进入软件质量领域。应该是这家公司真正注重 Software Integrity 平台的开端
发表于 2018-10-29
新思科技BSIMM9发布,带你了解一下BSIMM

TSMC与新思科技合作为TSMC WoW和CoWoS封装技术提供设计流程

重点:新思科技Design Platform支持TSMC WoW直接堆叠和CoWoS技术。解决方案包括多裸晶芯片和中介层(Interposer)的版图实现、寄生参数提取和时序分析以及物理验证。参考流程使早期客户能够充分发挥3D-IC的潜力,实现高性能、低功耗应用。 新思科技(Synopsys, Inc.,纳斯达克股票市场代码: SNPS)宣布,新思科技Design Platform全面支持TSMC WoW直接堆叠和 CoWoS®先进封装技术。Design Platform支持与3D IC参考流程相结合,帮助用户在移动计算、网络通信、消费和汽车电子等应用中部署高性能、高连接性的多裸晶芯片技术。新思科技Design
发表于 2018-10-26

论云转型的影响和软件安全社区的发展的重要性—新思科技

新思科技发布最新版的软件安全构建成熟度模型BSIMM9 报告剖析了120家企业在过去10年的软件安全计划突出了云转型的影响和软件安全社区的发展 新思科技公司发布其最新版本的软件安全构建成熟度模型——BSIMM9。该模型旨在帮助企业规划、执行并评估其软件安全计划(SSIs)。BSIMM9是软件安全构建成熟度模型(BSIMM)的第九个版本,收集了120家企业过去10年的真实数据。BSIMM9强调了云转型的影响和软件安全社区的发展,并且在数据库中纳入了新的垂直行业 - 零售业。甲骨文公司旗下云ERP系统NetSuite基础设施和安全高级副总裁Brian Chess博士表示:开发、安全和运营团队需要步调一致
发表于 2018-10-26

新思科技数字与定制设计平台通过TSMC 5nm EUV工艺技术认证

;     具有先进仿真解决方案的新思科技定制设计平台支持最新5nm设计规则和FinFET器件模型。 新思科技(Synopsys, Inc.,纳斯达克股票市场代码: SNPS)宣布,新思科技数字和定制设计平台通过了TSMC最先进的5nm EUV工艺技术认证。该认证是多年广泛合作的结果,旨在提供更优化的设计解决方案,加快下一代设计的发展进程。 Design Compiler® Graphical综合工具经过了严格的5nm启用验证,并证明了与IC Compiler™ II布局布线工具在时序、面积、功耗和布线拥塞方面的相关一致性。Design Compiler Graphical
发表于 2018-10-24

降低功耗和成本,用于iSIM的全新新思科技 tRoot HSM问市

具有信任根的DesignWare tRoot HSM IP为设计人员提供可信赖的执行环境,能够保护敏感信息和数据处理。  用于iSIM的全新DesignWare tRoot HSM IP集成Truphone软件,可实现安全的无线远程配置和操作系统更新。   获得GSMA认证的Truphone Io3平台向设备制造商和网络运营商提供对iSIM设备生命周期的完全控制。 从分立SIM卡迁移到嵌入式iSIM解决方案,可以减少面积、功耗和成本。 新思科技(Synopsys, Inc.,纳斯达克股票市场代码: SNPS)宣布,将Truphone嵌入式SIM(eUICC)软件整合
发表于 2018-10-24

新思科技出支持TSMC 7nm FinFET工艺技术的汽车级IP

重点:●基于7nm工艺技术的控制器和PHY IP具有丰富的产品组合,包括LPDDR4X、MIPI CSI-2、D-PHY、PCI Express 4.0以及安全IP。●IP解决方案支持TSMC 7nm工艺技术所需的先进汽车设计规则,满足可靠性和15年汽车运行要求。● ISO 26262 ASIL Ready IP包含安全包、FMEDA报告及安全手册,以加速芯片功能安全评估。 2018年10月18日,中国 北京——新思科技(Synopsys, Inc.,纳斯达克股票市场代码: SNPS)宣布,推出支持TSMC 7nm FinFET工艺技术的汽车级DesignWare®Controller和PHY IP
发表于 2018-10-18

小广播

何立民专栏

单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2018 EEWORLD.com.cn, Inc. All rights reserved