datasheet

UltraSoC推出完整集成开发环境(IDE)UltraDevelop 2

2018-10-19来源: EEWORLD 关键字:UltraSoC

UltraSoC今日宣布推出完整的集成开发环境(IDE)UltraDevelop 2,它为系统级芯片(SoC)开发团队提供了将全面的调试、运行控制和性能调整与先进的可视化和数据科学功能相结合的能力。通过融合UltraSoC合作伙伴Imperas和Percepio的技术,UltraDevelop 2释放出了UltraSoC系统级片上监控和分析基础架构的潜力,通过提供可操作的内在信息来大幅降低开发成本和缩短达成收入的时间,并提高产品的质量。


新的UltraDevelop工具套件为SoC开发和调试提供了一种全面的、系统级的方法,从而支持工程师在任何抽象级别上去查看和分析硬件、固件和软件间的相互关联行为,并根据当前的任务在视图和工具之间去进行交互性地切换。UltraSoC新开发的数据分析扩展项提供了诸如异常检测、热点图分析和根本原因分析等先进功能。基于Percepio Tracealyzer工具的可视化功能可为工程师提供硬件操作和高阶软件执行的集成化可视性。而加入Imperas的MPD调试器,则可为当今的多核、多线程平台提供支持,包括那些将基于不同CPU架构的内核组合到复杂异构系统之中的器件。


基于行业标准的Eclipse平台,UltraDevelop 2提供了一个其中包含单步和断点代码执行状态的集成化可视环境,可用于SoC内硬件结构上的多个处理器、指令跟踪、以及实时和协议自适应的总线监控。工程师可以同时查看诸如内存控制器和互连/ NoC等硬件结构行为,以及所有通过多个不同内核的、甚至是不同架构的软件执行。简单单核调试的设计人员可以访问相同的集成化调试功能,同时使用开源GDB调试器。


UltraDevelop 2的架构可为SoC设计人员在选择开发平台时提供平衡功能和灵活性的最优方案。它包括一个调试适配器库,它可以对来自多家供应商的20多种处理器内核架构进行实时运行控制,这些供应商包括Arm、MIPS和RISC-V(由Andes、Esperanto和SiFive开发)等。在统一的Eclipse环境中,工程师团队可以从诸如Lauterbach等UltraSoC现有合作伙伴中选择去部署第三方工具,这些合作伙伴从底层就支持UltraSoC硬件功能,或者他们也可以选择UltraSoC提供的预集成配置。

 

通过添加新的分析和数据科学功能,UltraSoC独立于供应商的、系统级的硬件/软件调试方法得到了显著增强。UltraDevelop 2提供了一套可以对片上行为进行详细大数据分析的模块,可实现包括异常检测、热图分析和根本原因分析。这些包括案例应用和配置,例如用于诸如ISO26262和其他标准中强制实施的严格验证和确认等功能安全性、检测漏洞或不必要的互动的网络安全、以及诸如识别多线程软件栈中的低效率和在高性能计算环境中导致“长尾”错误的、难以发现的状态等性能优化。


UltraDevelop 2用户可以通过一系列脚本(Python)化模组来扩展这些功能、自定义框架和配置测试系统,这些模组可以直接访问UltraSoC片上监视器提供的数据。这些也提供了诸如终端服务等配置选项和更高级别的功能。


在UltraDevelop 2中加入的Percepio的Tracealyzer工具,为UltraDevelop套件带来了强大的数据分析和可视化功能,这使得硬件和软件开发两者相互结合。Tracealyzer工具“了解”软件或实时操作系统(RTOS)中高级事件的含义,连接相关事件和可视环境,并通过对系统级操作进行高度直观的、视觉化的展望,补充了UltraSoC硬件监视器收集的信息。它集成了一个非常快速和小巧的数据库,可以有效地显示、过滤或分析TB级的Trace文件。


通过集成Imperas的MPD,可允许UltraDevelop 2用户在一个平台中同时对多个应用处理器进行调试,包括单核、多核和多线程变量。外设可以同时与应用一起调试,让开发人员看到运行在平台和应用代码的上下文中的外设,并进一步扩展UltraDevelop 2的硬件/软件协同开发能力。这项集成是两家公司于2018年6月宣布建立广泛合作伙伴关系中的一部分,这将把嵌入式分析和虚拟平台技术结合在一起形成强大的合力,并推动统一的系统级流片前和流片后硅开发流程。


为了进一步实现为开发人员带来更高选择性和灵活性的目标,并为了支持可扩展性,UltraDevelop 2利用了行业标准接口,如Eclipse目标通信框架(TCF)、GDB远程串行协议(RSP)和压缩类型格式( CTF),以及MI这种通常用于在调试器后端和IDE前端之间进行通信的机器接口层。 此外,UltraSoC利用OpenOCD项目并添加自定义扩展,以通过其片上监控和分析硬件来提供调试支持,并将结果发布回开源社区以支持下一步的开发。


UltraDevelop 2将于2019年第一季度向个别客户提供,不久后将全面上市


关键字:UltraSoC

编辑:muyan 引用地址:http://www.eeworld.com.cn/qrs/2018/ic-news101951815.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:这芯片有啥奥秘,让李克强端详了这么久
下一篇:最后一页

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利

推荐阅读

UltraSoC嵌入式分析技术已授权给Kraftway

UltraSoc 今日宣布其嵌入式分析技术已授权给Kraftway公司,用于其先进的固态硬盘(SDD)控制器产品。Kraftway是一家为政府、医疗、教育、电信和银行等行业提供IT解决方案的领先企业,选择UltraSoC基于硬件的嵌入式分析技术的目的是为了在实验室阶段的开发与测试环节中,以及产品安装后的整个生命周期中,皆可提供固态硬盘产品系统层级运行的可执行的洞察信息。 Kraftway在IT服务与集成、数据保护、信息安全等方面拥有特强的实力,该公司设计并提供了一系列硬件与软件产品,包括个人电脑、工作站、服务器、存储系统、POS系统、售卖机、周边设备以及软件。 “我相信UltraSoC的嵌入式分析技术将在
发表于 2018-09-13

中天微购买UltraSoC嵌入式分析技术授权,首先应用于人工智能

UltraSoC宣布:于今年4月被阿里巴巴集团收购、总部位于中国浙江的半导体公司杭州中天微系统有限公司(C-SKY,以下简称“中天微”),已经购买了UltraSoC的嵌入式分析技术授权,用于其在国内开发的系统级芯片(SoC)产品中。双方计划建立一项长期合作伙伴关系,首批产品将针对复杂的、基于人工智能的应用。中国本土半导体产业正以不断提升的创新能力和成熟度而受到瞩目。中天微将利用UltraSoC的嵌入式技术来支持一系列先进产品的开发,包括基于其特有的CPU技术和新兴RISC-V开放标准的产品。UltraSoC首席执行官Rupert Baines评论道:“中国半导体产业正在快速成长,中天微就是一个很好的例子,向业界展示了国内开发
发表于 2018-07-26

华兴万邦:RISC-V能否继红五月后再度掀起热浪?

决方案开始在市场中不断涌现。而RISC-V社群在第55届DAC大会上的表现将会再次引起行业的高度关注,此次RISC-V基金会将与其成员公司 Imperas Software、Microsemi、SiFive、Syntacore, UltraSoC及Western Digital 在2638号展位上向芯片设计行业介绍其最新的技术与生态建设进展。北京华兴万邦管理咨询有限公司首席分析师刘朝晖表示:“RISC-V生态在第55届DAC定会引起广泛的关注,这是因为RISC-V开源硬件的价值已经不再仅仅是节省NRE和授权费用了,一些领先的芯片设计公司开始利用RISC-V ISA指令架构定义和实现自己的芯片特性,已在市场中形成独有的差异化优势。这是
发表于 2018-06-22
华兴万邦:RISC-V能否继红五月后再度掀起热浪?

UltraSoC嵌入式分析技术与Imperas虚拟平台联手助力多核开发

和仿真中的多核处理器设计提供先进的调试环境UltraSoC和Imperas今日宣布:双方将达成一项广泛的合作,为多核系统级芯片(SoC)开发人员提供结合了嵌入式分析技术和虚拟平台技术的强大组合。根据协议条款,UltraSoC将把Imperas开发环境的关键元素纳入其提供的工具中,从而为设计人员提供一个统一的系统级预处理和后处理芯片开发流程,显著地缩减了产品开发时间和整体开发成本。通过结合半导体知识产权(IP)和相关软件,UltraSoC提供行业领先的独立片上监测、分析和调试技术。Imperas首创的虚拟平台方法使得软件开发人员能尽早启动SoC项目的相关开发工作,并提供一系列调试工具为开发人员提供系统全局视角。将两家公司提供的技术
发表于 2018-06-22
UltraSoC嵌入式分析技术与Imperas虚拟平台联手助力多核开发

UltraSoC获晶心科技选用于RISC-V开发的追踪及调试

UltraSoC日前宣布:亚洲领先且成熟的中央处理器半导体知识产权(CPU IP)供应商晶心科技(Andes Technology)已采用UltraSoC先进的嵌入式分析技术,来支持其AndesCore系列RISC-V处理器。晶心科技将利用UltraSoC包括业界唯一商用RISC-V处理器追踪解决方案在内的独一无二的IP产品系列,来实现其复杂应用嵌入式产品的开发加速和调试增强,这些应用包括人工智能(AI)、计算机视觉、网络控制器和存储等。两家公司将携手在即将举行的RISC-V大会(RISC-V Workshop,将于5月7-10日在西班牙的加泰罗尼亚理工大学举办)上,展出一套完整的RISC-V开发、调试和追踪设计流程
发表于 2018-05-03

UltraSoC 和 Lauterbach 就RISC-V展开的合作进一步扩展

日前,UltraSoC和Lauterbach宣布扩展其协同提供的通用系统级芯片(SoC)开发和调试环境,将增加对RISC-V开源处理器架构提供的支持。将RISC-V纳入到产品组合中承续了两家公司的承诺,即致力于支持业界所用的所有主要处理器架构,并为采用了多家供应商的不同CPU的异构系统设计人员提供最佳的开发工具。UltraSoC最近成为了第一家宣布对RISC-V架构处理器提供跟踪解决方案的公司。将其与Lauterbach的 TRACE32套件结合起来,可以让RISC-V开发人员获得强大的调试、跟踪和逻辑分析工具,以加快开发速度并创造出整体质量更佳的成果。“各种异构架构的应用正在快速增长,而RISC-V的兴起则表明设计师
发表于 2018-03-05

小广播

何立民专栏

单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2018 EEWORLD.com.cn, Inc. All rights reserved