NVIDIA 10纳米芯片曝光 名为Echelon

2012-01-09 10:45:36来源: 泡泡网 关键字:NVIDIA  10纳米  Echelon
    显卡频道1月8日 国内硬件网站PCINLIFE的管理员cho于昨日在论坛上公布了一些NVIDIA于几个月前在斯坦福大学展示用的幻灯片,展示了NVIDIA ExaScale计划的核心——Echelon的具体芯片示意图和具体架构等。

    从图上可以看出,Echelon芯片和之前我们报道的相似,各个SM模块独立命名为"NoC"(Network on Chip)通过内部界面,经由L2 Cache和内存控制器与其他SM相互连接。有所不同的是,去年在美国西雅图举行的SC10超级计算大会上NVIDIA首席科学家Bill Dally透露的Echelon含128个SM模块,而在这里变成了256个。

    其余指标大致相同,每个SM模块里面含8个SM Lane(类似CUDA Core),芯片中间的8个LOC即Latency Processor也就是Project Denver要制造的主要东西。整体芯片面积为17*17约290平方毫米,采用逼近硅芯片极限的10nm制程工艺制造。(看到这里先别说火星,毕竟DARPA给出的时间表是2017/2018年出最终成果)

CPU核心架构

SM Lane核心架构(不知道是不是Maxwell)

比起来SC10时,Echelon的双精度浮点运算能力降至16TFLOPS,cho称可能是新的数据没有算上CPU的原因。

最新的Echelon模块图解

SC10上的Echelon模块图解

    SC10的情况:Echelon由128个SM模块和8个Latency Processor组成,后者就是Denver的核心。

关键字:NVIDIA  10纳米  Echelon

编辑:赵思潇 引用地址:http://www.eeworld.com.cn/qrs/2012/0109/article_8417.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:谷歌支持x86? Android 4.0 Andtel时代即将来临
下一篇:惠普曾支付7亿美元以让英特尔继续研发安腾芯片

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利
推荐阅读
全部
NVIDIA
10纳米
Echelon

小广播

独家专题更多

东芝在线展会——芯科技智社会创未来
东芝在线展会——芯科技智社会创未来
2017东芝PCIM在线展会
2017东芝PCIM在线展会
TI车载信息娱乐系统的音视频解决方案
TI车载信息娱乐系统的音视频解决方案
汇总了TI汽车信息娱乐系统方案、优质音频解决方案、汽车娱乐系统和仪表盘参考设计相关的文档、视频等资源

何立民专栏

单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved