PCI-SIG公布PCIe 3.0规格及I/O架构

2010-11-23 10:18:21来源: EETTaiwan

    PCI工作小组(PCI-SIG)最近公布 PCIe Base 3.0 规格; PCIe 3.0架构的 I/O 技术,包括128bit/130bit的编码方案以及8GT/s的资料传输速率,互连频宽是PCIe 2.0规格的两倍。PCIe 3.0还维持与旧版PCIe架构的向下兼容,适用的拓朴形态包括服务器、工作站、桌上型计算机、行动PC、嵌入式系统与各种外围设备

    PCI-SIG表示,以8GT/s的资料传输速率为基础,意味着PCIe 3.0架构产品频宽,可能达到单线(x1)配置每秒1GB,或是扩充到以16线(x16)配置、每秒32GB。该组织并指出,新版规格整合了众多通讯协议与软件层(software layers)的增强功能,涵盖资料重用提示(data reuse hints)、原子作业(atomic operation)、动态功率调整机制(dynamic power adjustment mechanism)、延迟容忍报告(latency tolerance reporting)、松散交易定序(loose transaction ordering)、I/O分页错误等等支援平台省电性、软件模块灵活性与架构可扩展性的延伸功能。

    “每新一代的PCIe规格频宽都是前一代规格的两倍;”Insight 64研究院士Nathan Brookwood在PCI-SIG所发表的声明中表示:“最新版PCIe的架构师与设计师将标准往前推进的同时,又保留了对前两代PCIe标准的向下兼容性,很难得有一种标准是能如此不中断地跨越三个演进周期。”PCIe Base 3.0规格目前已可提供PCI-SIG组织成员在线下载。

关键字:PCIe

编辑:冀凯 引用地址:http://www.eeworld.com.cn/qrs/2010/1123/article_3444.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
PCIe

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 

何立民专栏

单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved