ARM开发出时序错误检测技术“Razor”新版

　　英国ARM开发了新版可动态检测并校正逻辑电路时序错误的技术“Razor”，并已在具有ARM的ISA的CPU内核上采用。这是在2010年2月8 日开始举行的半导体相关国际会议“ISSCC 2010”上公布的（论文序号：15.6）。据称，功耗（主动功耗与漏电功耗合计）最大削减了52％。即使在功耗偏差方面，不采用Razor时，批量间偏差最大为37mW，而采用Razor后，则可控制在10mW范围内。该技术由ARM与美国密西根大学（University of Michigan）共同开发。

　　ARM为削减CPU内核的功耗，此前就一直在开发Razor技术。一般情况下，普通的LSI设计为了不使工艺偏差、电源噪声（PI）及PLL的抖动等导致逻辑电路偏差，设计时会保留充分的冗余（余度），但随技术的微细化导致的工艺误差的增大，这种冗余反而造成了功耗的很大浪费。通过在逻辑电路中嵌入错误检测功能，可在即将发生错误之前，动态降低电源电压，因此能降低功耗。

　　错误检测通过对触发器（FF）添加名为“transition-detector（TD）”的电路进行。此次安装了支持ARM ISA子集的内核，在2976个FF中，相当于总数17％的503个FF添加了TD。该内核可在1GHz下工作。采用联华电子（UMC）的65nm级 CMOS技术制造，并对63个样品进行了检测。据称，此次的TD与ARM于08年在ISSCC上发布的“RazorII”不同，可利用普通的时钟（占空比为50％）。

　　错误校正（恢复）通过使微处理器的管线延迟，并再次执行未提交的指令而实现的。即Razor是电路技术及微架构技术的混合形态。（记者：进藤 智则）