项目开始将FPGA转换为门阵列好处

2008-01-04 19:32:10来源: 电子工程专辑
对成功的半导体产品地回顾通常都进行从现场可编程门阵列(FPGA)到门阵列的转换。但问什么不在项目开始的时候就进行这样的考虑呢?在设计过程中进行这样的考虑能够增加产品成功的机会,具有许多好处。

  门阵列的门数量可从上千个到一个。将一个复杂FPGA设计转换为门阵列可能需要三个月、三星期或者不到三天,由其复杂性而定。

  门阵列有许多n通道和p通道晶体管对组成,能够非常有效地实现门以及SRAM和触发器。设计人员能够避免高NRE成本,缩短产品设计时间。

  转换可使用公司内部的ASIC设计人员或者分包给设计公司。常用的设计工具包括将RTL代码合成到模拟网表的Synopsys Design Compiler工具,以及用于后注功能Synopsys Primetime静态时序分析工具。门阵列供应商通常无偿提供设计库。

  转换技术问题

  根据具体的转换要求,某些FPGA功能可能适于或者不适于转换为门阵列。例如上电复位功能。在门阵列中,必须使用RESET输入,但门阵列不支持高速串行I/O,则可使用并行I/O。通常最好避免使用具体的FPGA知识产权(IP)产品,而是用定制IP和可合成的第三方IP。

  完整地对FPGA设计编写文档也非常重要。

  通常转换的技术分线非常低,当然有一些例外,门阵列供应商能够帮助识别这些例外情况。

  管脚兼容性是另一个在设计过程的初期进行本阵列转换的另一个原因,在FPGA设计完成时才发现没有管脚兼容的门阵列当然会令人失望。

关键字:FPGA  门阵列  管脚兼容性

编辑:吕海英 引用地址:http://www.eeworld.com.cn/news/fpgaandcpld/200801/article_17533.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
FPGA
门阵列
管脚兼容性

小广播

独家专题更多

迎接创新的黄金时代 无创想,不奇迹
迎接创新的黄金时代 无创想,不奇迹
​TE工程师帮助将不可能变成可能,通过技术突破,使世界更加清洁、安全和美好。
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 数字电视 安防电子 医疗电子 物联网

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved