高密度 低耗能,惠普取得FPGA技术新突破

2007-01-24 08:36:56来源: 电子工程专辑

惠普近日宣布在FPGA技术上取得了突破,能把现场可编程门阵列(FPGA)的密度较提高8倍,而且能耗还更低。这一技术要求将一个纳米级纵横交换结构置于传统CMOS制程的顶层,惠普将这一技术称为“现场可编程纳米线互联”技术,是当前的FPGA技术的一种变体。

研究人员展示了一款采用15纳米宽交叉线和45纳米半间距CMOS的芯片模型,并表示这款芯片将于2010年问世。此外,惠普还展示了一款采用4.5纳米宽交叉线的模型,而这一芯片则将于2020年问世。这个结合了45纳米CMOS的4.5纳米交叉结构将可以用来生产大小只有纯CMOS方案45纳米FPGA的4%的混合式FPGA。尽管时钟速度可能会下降,但是每次计算的能耗也会下降。

在FPNI方案中,所有的逻辑操作都在CMOS中进行,其中电路中的大部分信号路由都由晶体管层上部的一个交叉来进行。惠普指出,由于传统的FPGA都使用80%-90%的CMOS用于信号路由,FPNI就显得更为高效,而且与传统的FPGA相比,FPNI实际上用于执行逻辑的晶体管密度更高,同时信号路由所需的电能功率则更低。

研究人员表示,由于交叉结构中纳米线和开关的尺寸过于微小,产品不良率可能会相对较高。但是,借助于交叉互联研究人员就可以绕过缺陷。

据悉,这些研究人员的模拟结果显示,FPNI芯片中哪怕只有20%的纳米线,都能实现75%的生产率,而且不会牺牲太多的性能,因此在生产的经济角度上这种技术是绝对可行的。

关键字:纳米  CMOS  时钟

编辑: 引用地址:http://www.eeworld.com.cn/news/fpgaandcpld/200701/8004.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
纳米
CMOS
时钟

小广播

独家专题更多

2017东芝PCIM在线展会
2017东芝PCIM在线展会
TI车载信息娱乐系统的音视频解决方案
TI车载信息娱乐系统的音视频解决方案
汇总了TI汽车信息娱乐系统方案、优质音频解决方案、汽车娱乐系统和仪表盘参考设计相关的文档、视频等资源
迎接创新的黄金时代 无创想,不奇迹
迎接创新的黄金时代 无创想,不奇迹
​TE工程师帮助将不可能变成可能,通过技术突破,使世界更加清洁、安全和美好。

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 数字电视 安防电子 医疗电子 物联网

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved