65nm FPGA应用高峰尚需两年,功耗问题成竞争热点

2006-08-03 09:32:03来源: 电子工程专辑

在Altera和赛灵思公司两大FPGA巨头激烈竞争的推动下,人们似乎已经看到了65nm FPGA时代的来临:赛灵思在今年3月的Globalpress 2006全球电子峰会上率先推出了采用65nm工艺的Virtex-5原型样片,Altera则于今年5月实现了用于进行最终测试的TC-8芯片的流片。而这一切距离英特尔开始付运采用65nm工艺的处理器也不过只有半年左右的时间。但是,千万不要以为这种先进工艺的FPGA很快就会像潮水一样涌来,Altera公司亚太区市场总监梁乐观近日就表示,65nm工艺的FPGA器件应用高峰期要到2008年才会出现。

“90nm FPAG产品的应用高峰期还未来临,其产品周期至少需要3~4年。”梁乐观指出,“这样,65nm产品的应用高峰期将可能推迟到2008年,同样也会维持4年左右。”

两虎之争: 功耗和工艺是关键

赛灵思已经推出了Virtex-5的原型样片,这让人们把疑问的目光都投向了Altera。Altera公司亚太区副总裁李彬曾经在公开场合表示,只有第一个实现了65nm工艺量产的公司才能算得上该技术的真正领导者。在所有的测试、工艺成熟度和样片完全准备好后,Altera将在今年年底最终公布65nm产品的详细计划,除了业界广泛关注的Stratix III外,Cyclone和HardCopy也可能会进入到65nm时代。

Altera的信心绝对不是空穴来风。事实上,这样的翻盘之手早在90nm时代就已经出现。同样是赛灵思公司第一家宣布推出90nm的FPGA原型样片,但在实现量产时这家业界老大却慢了半拍。不过,人们唯一怀疑的是,赛灵思还会让竞争对手再次得手吗?

Altera公司产品规划部副总裁Robert Blake最近在香港表示,该公司将在2007年量产采用65nm工艺的下一代FPGA产品Stratix III。他特别强调了该公司正在推进的“低耗电”项目,指出Stratix III的最大特点就是低功耗

据悉,即使提供比90nm的Stratix II高过20%的时钟频率,Stratix III的耗电量也仅为前者的70%;而在相同的频率下,耗电量将减少到原来的一半;如果将频率降低30%,耗电量更将进一步减少到只有Stratix II的30%。

“在65nm工艺上FPGA厂商面临的最大的挑战莫过于功耗。庆幸的是,在这个问题上我们已经做了相当多的准备。”Altera公司CEO兼总裁John Daane不久前在出席该公司上海代表处迁址典礼时表示,“为了尽可能地减少漏电流带来的影响,我们采用了多种技术。”

一个名为“可编程功耗(Programmable Power)”的方法成为Stratix III降低功耗的主要方法。其原理是根据片内时序关键路径(Timing Critical Path)的需要来决定逻辑阵列中每个单元的状态——以性能为重还是以降低功耗为重。“90nm时代,我们所有的逻辑都是一个状态。但是如果采用65nm工艺,这样的架构无疑会带来巨大的漏电流。”梁乐观表示,“因此,当某个逻辑并不工作时,你完全可以让它睡大觉。而那些不需要高性能工作状态的逻辑,则需要让它工作在低功耗模式下。”


65nm的Stratix III可实现不同路径的功耗优化

Altera为每个逻辑提供了三种状态:高性能、低功耗以及关断状态。为了证实上述策略的有效性,梁乐观还出具了一份对71个客户设计方案进行的数据统计。统计显示,至少在超过70%的设计方案中,高性能工作的逻辑在片内所占的比重都小于20%。事实上,这正是采用可编程功耗控制的主要依据。

利用Altera的Quartus II设计软件中的PowerPlay分析和优化功能可自动完成对片内逻辑工作状态的设置工作。功耗优化需要三个步骤:首先是综合(Sythesis),目标是减少每个周期内访问RAM块的数量,并重新编排逻辑以减少高触发率(High-toggling)网表;接下来则是布局与布线,找到高触发率的网表并按照尽可能降低电容的方法进行布线,对电路布局进行调整以减少时钟功耗,同时创建节点的DSP模块配置;最后,汇编器将不使用的电路设置为关断状态,以此来最小化触发次数,降低功耗。

而针对Altera所称的低功耗优势,赛灵思公司亚太区高端产品市场经理梁晓明就表示,在90nm产品上,Virtex-4采用的三层氧化物的工艺,已经实现了比竞争对手90nm产品少1W-5W的低功耗指标。

赛灵思公司的Virtex-5是全球首款65nm FPGA产品,其中三个型号Virtex-5 LX50、LX85和LX110现已发货。梁晓明指出,赛灵思的几十个早期客户已开始将Virtex-5用于其新产品设计。“在65nm产品中我们将继续保持在功耗方面的领先优势,Virtex-5提供30%的逻辑性能提升,同时动态功耗进一步降低35%。”

赛灵思在低功耗技术上的研发还在不断前行:在美国加州蒙特里举行的FPGA 2006大会上,该公司研究人员展示了透过基本的设计技术来开发低功耗FPGA,这些技术包括电压调整、功耗闸控、低泄漏配置内存以及部份和完全睡眠模式。由此获得的Pika架构据说相当适合于电池供电的消费性应用。该公司同时声称,与基本的Spartan 3架构相较,这种新架构所消耗的主动功耗可减少46%,而静态功耗则可减少达99%。

Altera也不甘示弱。李彬表示,Altera也有相关计划正在进行,尽管没有透露更多细节,不过他表示,该计划已经开花结果。

FPGA应用角色的转变

按照Altera公司高层人士的表述,FPGA/CPLD的应用领域已完全摆脱了传统的通信领域而开始大规模向消费类等领域进军。在香港举办的“2006 Altera媒体演示日上”,除了通信领域的交换机、网络安全设备、基站等,大量应用了FPGA/CPLD的消费类产品无疑成为了演示的主角,包括手持学习机、游戏机、网络播放器、DTV接收卡、便携测距仪、数字视频设备、平板电视、数字录像机、鱼群跟踪器等。毫无疑问,灵活可升级性、可编程性和价格的降低成为在消费类产品中广泛采用可编程器件的推动力,MAX II、Cyclone、Cyclone II、Hardcopy、Nios II是消费电子产品中被广泛应用的器件和内核。这些器件或是扮演逻辑桥接的角色,或是担当处理单元的核心地位。

“现在,我们60%的收入来自非通信类产品,其中的一半来自消费类电子产品。”梁乐观表示,“新兴消费类产品的增长率会长期超过两位数。”

以Altera的产品线为例,MAX和Cyclone系列面向于高性价比、批量产品,Hardcopy的目标市场是高密度、大批量应用,而Stratix则直指高性能、高密度应用领域。该公司最新产品的进展包括:采用了MBGA封装的MAX II器件,以100管脚的新器件为例,整体尺寸仅为原TQFP封装大小的1/4;集成有嵌入式收发器的Stratix II GX,其内部带有多达20个可以在622Mbps和6.375Gbps速率之间工作的串行收发器,而在这个速率区间内,包含了绝大多数目前的主流通信和网络协议,如PCI Express、串行RapidIO、G级以太网等;HardCopy II则可以支持由Stratix II向低风险结构化ASIC的转变,并适应大批量应用。

关键字:功耗  可编程  时序

编辑: 引用地址:http://www.eeworld.com.cn/news/fpgaandcpld/200608/5292.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
功耗
可编程
时序

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 数字电视 安防电子 医疗电子 物联网

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved