Cadence CEO如是说:挑战EDA复杂性,必须做多一点!

2007-10-29 19:31:50来源: 电子工程专辑

随着半导体的几何尺寸在不断减小,必须面对这个趋势的人们面临着交织在一起的各种挑战,包括可制造性,复杂性和规模。对于Cadence Design Systems这个主要的EDA公司和该公司的总裁兼CEOJ. Fister来说,意味着必须从不同的角度来看待这个设计过程。

在Cadence公司每年一度的CDNLive用户会议中,Fister 2007年在印度的会议上表示除了片上系统的所面临的不同的困难所带来的复杂性,还有保持对90纳米及其以下尺寸的高级过程结点可制造性,包括化学机械拋光,CMP和光刻。事实上,他指出,所有的过程都很复杂,做多一点才可以在全球IC市场上获得更多的份额。

可制造性的问题也许可以解决,他说,通过采用一种具有电子意识的可制造性设计的观念,结合预防、分析和优化的一种思维过程,还有基于模型的验证。“设备的可制造性需要提前把制造元素融入设计的理念在增强,这是过去15年的引人注目的变化。完全有必要继续从摩尔定律中迁移过来,自动化的核心是测试所有的情况”,Fister指出。他还表示在复杂性和规模设计上的挑战包括设计的尺寸以及要包含多种协议的必要性。这是一个全盘的设计,涉及端到端的能耗管理,统一的时序引擎和高级功能验证。

Cadence采用了全盘的方式,利用它的工具考虑到了优化而不是仅仅整合各种设计元素。Fister认为,“这种工具的方式是一个绝妙的想法,是长期以来其他行业只采用的一种平行的解决方式。这个想法是高级的而不是重新发明轮子,特别是小型公司可以发现这种工具是有用的”,他还补充说推动Cadence的前进动力是把更多的半导体行业的经验融合进企业。

关键字:制造  化学  纳米  模型

编辑:汤宏琳 引用地址:http://www.eeworld.com.cn/news/enterprise/200710/19836.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
制造
化学
纳米
模型

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 数字电视 安防电子 医疗电子 物联网

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved