Tensilica:填补摩尔定律和效率间的鸿沟

2008-07-08 22:44:12来源: 电子工程世界 汤宏琳

  有人说SoC是历史必然?有人说SoC是其项目努力方向?有人说手机里已经随处可见SoC? 还有人说SoC是这样一种令人着迷的技术:既有着每年1000亿美元市场,也是仍然在探索实现其最初承诺的处女地。

  然而,正当SoC在手机中大行其道、为相关产业带来丰厚利润的同时,我们不禁会问:SoC是否已足够完美?

  诚然,SoC的发展在世界范围内呈健康发展态势,国内SoC设计的发展也令人欣喜。我们可以看到很多国内公司的设计复杂度和设计能力已经可以媲美国际大公司,而且工程师的经验也在逐步增长。

  但是,以摩尔定律发展的IC工艺技术已经踏上了不归路,在这条路上没有最低、最新,只有更低、更新。随着单位面积上硅密度的增加,SoC设计规模也日渐庞大、复杂、功能更多、成本更低。

  “整个行业还存在更艰巨的挑战,”Tensilica公司中国区经理李冉在接受电子工程世界采访时称。



Tensilica公司中国区经理李冉

  其中,具有自主知识产权的集成电路(IP)设计重用技术成为提高SoC设计效率、缩短设计周期的关键因素。传统应用电子工程师面对的是各种定制集成电路,而使用SoC技术的电子系统设计工程师所面对的是一个巨大的IP库,所有设计工作都是以IP模块为基础。

  因此,IP供应商需要考虑如何使自己的IP快速发展、如何帮助客户差异化其产品,从而更好满足客户多方面需求,其中包括硅面积、功耗、性能、成本、可靠性、易于集成等。

  假定把IC设计分为ASIC设计(纯RTL)设计和SoC设计两类。其中纯粹的ASIC设计基本使用RTL编程,功能一般固定、简单,这类设计对IP的需求不是很显著。但是并不是说他们不需要IP,纯粹RTL实现的基带芯片也是需要Memory Controller及外设等IP。

  SoC设计因为功能复杂,需要可编程性,并通过可编程性实现对多种功能的支持,且外设接口比较丰富,所以SoC设计对IP需求(尤其是处理器类IP)是比较显著的。同时,SoC类设计的附加值高、对上市时间要求苛刻、对初期成本不很敏感、资金投入大等特点,也决定了SoC设计对IP的需求量远大于纯RTL的ASIC设计。随着市场发展,SoC设计越来越多,IP供应商会发现其IP授权给SoC的情况会越来越多。“尤其对于处理器类IP,可以断言都是针对SoC类设计的,”李冉说。

  因此,未来IP产业将围绕SoC展开竞争。

  同时,从整个生态系统而言,也有尚待完善的地方:

  1) 设计方法:现有的设计方法无法赶上半导体工艺的发展速度;
  2) 设计方面的努力:对于规模庞大的SOC,在设计方面所付出的努力将是巨大的。随着设计模块变得更加复杂,基于Verilog和VHDL的逻辑设计将会淡出主流设计方法。
  3) 验证方面的困难:典型逻辑模块的复杂度比门数的增长会更加迅速,因此设计中潜在的缺陷数量也会迅速提高。设计团队的报告表明70%的开发时间用于对他们的设计进行验证。
  4) 排除设计缺陷的成本:设计团队越大,NRE费用越高,利润和市场份额损失就越大, 这都使避免设计缺陷的成本变得不可忍受。
  5) 硬件/软件集成时间滞后:作为系统开发过程的最后一步,软件集成通常使得整个开发计划延迟。对于新的产品开发工程而言,硬件/软件验证的滞后是一个极大风险。
  6) 标准的变化及其复杂性:业界标准变化的次数、复杂度和费用爆炸性的增长使得现有的设计方法和模块构建技术变得过时了。一些新的复杂标准要求更大的计算吞吐量。

图1:硅片复杂度和设计人员生产效率之间日益增长的鸿沟意味着业界需要一种新的、更加有效的方法来设计SOC

  其中,硅片复杂度和设计人员生产效率间的鸿沟,意味着业界需要一种更新的、更加有效的方法来设计SoC。

  为应对这些挑战,各大EDA公司都在开发各种ESL方法和ESL工具以提供新的设计方法,但目前效果都不很理想。为此,Tensilica开发了可配置处理器技术,能够实现替代RTL开发新思路。事实证明Tensilica方法效率高,开销小,生成速度快,实用化程度高。这个方法可以突破通用处理器的限制,使得处理器的生成自动化,实现早期软硬件集成。并且,Tensilica在多核处理器(MPSoC)方面开创了端口队列查找表等机制,使得多处理器互联仿真设计变得异常容易。这点也可以从Tensilica多核客户的成功案例得到结论,解决了存储器模块使用低效和系统建模困难等难题。

  总之,Tensilica的创新技术使得处理器定制变得自动化,开创了新的SoC和MPSoC设计方法学(RTL替代),为提高开发速度、减少验证时间、差异化客户产品提供了有效途径。

  正因为Tensilica的技术是可配置处理器,可以用作微控制器、RISC CPU、音频DSP、视频DSP、网络引擎、各类DSP及协处理器,甚至替代RTL的Task Engine等,所以应用范围非常广泛,包括:消费类电子、数字电视、网络无线等。

  摩尔定律决定了芯片密度越来越大,开发人员有越来越多的电路门可以使用。所以注定SoC内部的功能会越来越多,成本越来越低。同时通过集成越来越多的功能,和使用越来越新的半导体工艺,新产品的功耗会越来越低,且让我们期待SoC带给我们的体验奇迹!

关键字:硅密度  设计  周期  集成  RTL  ASIC

编辑:汤宏琳 引用地址:http://www.eeworld.com.cn/news/eda/200807/article_21665.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
硅密度
设计
周期
集成
RTL
ASIC

小广播

独家专题更多

TI车载信息娱乐系统的音视频解决方案
TI车载信息娱乐系统的音视频解决方案
汇总了TI汽车信息娱乐系统方案、优质音频解决方案、汽车娱乐系统和仪表盘参考设计相关的文档、视频等资源
迎接创新的黄金时代 无创想,不奇迹
迎接创新的黄金时代 无创想,不奇迹
​TE工程师帮助将不可能变成可能,通过技术突破,使世界更加清洁、安全和美好。
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 数字电视 安防电子 医疗电子 物联网

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved