SoC设计师将要面对的挑战及策略

2008-07-06 16:54:56来源: 电子系统设计
  可编程能力和高性能将日益成为未来SoC设计满足需求的关键因素。

  没有一个市场比嵌入式微处理器市场更为多元化和充满活力。在这个市场中机会比比皆是,而且层出不穷。

  另一方面,挑战也同时存在:设计成本、掩膜成本和晶圆成本都在不断增加。

  要增加利润不仅仅是需要加快产品上市时间,同时也要延长产品在市场上停留的时间。这些挑战可以通过摩尔定律、不断增加的晶体管数量、性能裕量和可编程软件解决方案来解决。这个趋势已经出现,而且正在加强。

  从20世纪40年代可编程计算机的发明开始,软件可编程处理器开始具备先前需要定制逻辑的任务功能。70年代末,小型微处理器取代了定制设计。到了80和90年代,这些嵌入式处理器出现了惊人的增长,随着处理器性能的提高,一个又一个功能从定制硬件转到了软件中。

  当技术达到90nm时, 复杂性、一次性工程(non-recurring engineering, NRE)的剧增,成本急剧增加,上市时间带来的巨大压力将驱使系统 OEM厂商转向新的方法。这种方法需要利用微处理器性能的提高,只要可能的话,可编程性就可用来取代定制设计。

  系统开发者的IC选择

  传统上,在设计系统时系统开发者有三个基本选择。如果需要硬件设计成本最低和灵活性最高,则可以使用通用处理器或其他可编程器件,如 FPGA。如需要更高的性能,则可以采用特殊目的的可编程器件,如 DAP。如要求性能达到最高,则可以采用ASIC或全定制设计。今天的SoC设计师通常会结合这三种方法来设计解决方案,以在通一个SOC上充分体现每一种方法的好处。

  设计师作出什么样的决定取决于很多因素。如果不考虑其他因素,他们最先考虑的都会是最具灵活性和风险最小的方案。那么,让我们从最具灵活性和风险最小的选择开始,即可编程的解决方案。首先我们来看以下三个问题:

  1.该方案是否能够实现这些功能(性能、功耗、特性设置等)?

  2.该方案是否能够满足市场成本需求?

  3.该方案是否能使我尽快进入市场,或者至少足够早地进入市场?

  问题1:该方案是否能够实现这些功能?

  随着半导体技术接近0.1微米,晶体管变得越来越便宜。即使是成千上万个晶体管的成本也只不过那么一点,以至处理器或可编程器件开发者会欣然买下这些晶体管,以尽可能地提高性能。

  事实上,向标准处理器的延伸越来越平常。尽管这些处理器是标准的,却仍然是模块化的,可以根据市场需要选择使用或不使用处理器。重要的是,它们的存在将使许多重要应用的基础处理器的性能提高一个甚至两个数量级。

  这些例子包括针对智能卡的MIPS32 4KSc内核,它可以利用扩展提高5 倍的加密和解密性能。Intrinsty 的新型FastMATH产品就利用了创新的电路方案和矩阵处理扩展,预期采用0.13微米时的运行频率可达2GHz,而在0.10 微米时可达4GHz。

  每一代产品都有更多的特性和功能,而可编程器件可实现无数的应用。由于集成带来的巨大的经济优势,每个新的SOC都越来越多地具备了优于其他板上IC的功能性。今天新的系统带来的挑战包括:

  1.流媒体需要芯片的高带宽进出,同时需要高水平的计算能力;

  2.需要以网速处理信息包和服务视频及音频的应用需要高吞吐量;

  3.大多数系统需要多任务同时运行,通常需要低延迟和优异的性能;

  4.应用越来越受到实时约束的推动,这就需要短而确定的延迟及高计算能力;

  5.在大多数系统中,安全成为至关重要的问题,所以加密和解密需要高计算能力。

  应对这些挑战需要极高性能的可编程解决方案。幸运的是,摩尔定律仍然没有减慢的迹象,这为我们使用更多的晶体管解决市场问题提供了很大的空间。国际半导体技术蓝图(ITRS)的调查显示,晶体密度和芯片频率每年增加25%以上。MIPS科技预计,微处理器的整体性能每年将提高57%,美单位美元的整体性能的复合年增长率将是61%。这意味着,自从1990年以来,单位美元的性能已经增长了500倍以上。按照这样的速度发展,到2006年MIPS处理器每美元的性能将提升1000倍。

  有效的性能将更快增长。许多未来进展将来自现有的架构技术。架构的提升将推动流媒体性能远远超过传统整数MIPS 性能的增长速度。

  先进的微架构技术将提高处理器的吞吐量和响应时间,并增加对缓慢内存的容许度。此外,许多应用中的芯片多处理器技术将高度适用于采用大型平行处理来提高性能水平。

  另外,浮点性能的提高要比整数性能更快,这使许多高性能水平计算的执行更加简单。因此,对这个问题的回答是肯定的,对于数量快速增长的应用来说,可编程产品将可以提供所需的性能。尤其是微处理器,可以将性能能力延伸到那些此前需要DSP的应用中,在某些情况下,甚至可以延伸至定制硬件设计,因为快速晶体管极低的成本可支持新的处理器引擎上采用越来越多的复杂扩展和专用处理器。

  问题2:该方案可以满足成本要求吗?

  多年来,大量与成本相关的问题层出不穷。人们会问“芯片的面积是多大?”很快,这个问题又变为“将这个芯片投入生产需要多少成本?”趋势非常明显:开发先进的 SoC 的成本在急剧增加。

  就在几年前,掩模装置的成本似乎高达几十万美元。现在,一套0.10微米的装置大约需要一百万美元。如果你遇到了两次或三次芯片重制,那么你的成本将难以控制。现在来看看一次性工程(NRE)费用发生了哪些变化。大约在1995年,典型SoC的掩模和开发成本,包括25万片的3次掩模重制,约占产品总成本的13%。到2003年,这个数字上升到了62%。

  有一种说法是,一个明智的策略是在尽可能多的产品中使用一种设计。可编程性的主要优势是,不同的产品可以采用相同的集成电路。

  例如,假设一个产品是为电缆调试解调器设计的,可能会有一个微处理器作为控制器,还有安全硬件、音码器、传真能力、以太网端口、一系列标准外围设备,以及对来自电缆的数据进行解码的硬件。随着更强大处理器的出现和SoC实现的开始,许多功能被集成到运行在处理器上的软件中。特别有趣的是,现在的芯片具有显著的灵活性,可保证大范围应用中的使用,而不仅仅限于电缆调制解调器。软件是定制的,硬件则不是。所有这一切意味着你可以使用更为简单和可应用于多个产品的设计,在第一时间生产出产品。而且,你甚至可以重复使用其中的一部分甚至是全部设计。

  通过软件中执行的补救能力也可以降低可编程性的NRE。协议中的延迟变化或新的功能可以在芯片不变的情况下加入。这将减少上百万美元的芯片重制成本。

  总体设计成本也很可能下降。由于许多设计可以在软件中进行,可以最大限度地减少定制部分的尺寸和复杂性,在某些情况下甚至可以消除。处理器或I/O电路的重复使用,意味着程序库和驱动器可以重复使用和进行电路布局。

  因此,成本问题的答案是,未来的系统设计师在做决定前不仅要考虑IC单位成本,而且要考虑开发成本和重复使用的好处。

  问题3:该方案是否可以尽早进入市场?

  系统设计师考虑的最重要因素就是上市时间。下图显示了在40个月的产品生命周期与18个月的市场活跃期损失的利润百分比,NRE费用为1千万美元,利润为50%。很多人肯定会同意18个月的产品活跃期其实是今天大多数产品都在把持商品待涨价时卖出,所以实际上要比该图描述的更糟。即使是最保守的假设,如果你进入市场晚6个月,就会损失一半的利润。如果你在活跃期后半期进入市场,实际上将会损失掉所有利润。

  下图显示了传统上市时间模型与收入的对比。因时间的不同,利润可以在收入和成本之间的任意点,而且在开发成本收回之前是不知道的。最典型的例子是硬连接或定制IC解决方案。

  下图显示了利用可编程解决方案可以更快进入市场。该方案可减少前期NRE成本,缩短产生利润的时间,增加产品市场寿命,甚至可以带来更大的市场份额,从而提高最大收入空间并延长产品市场寿命。因此,可编程解决方案可以适应变化的市场环境,延长产品的市场寿命,所带来的利润可能比你晚几个月进入市场要多几倍。

  可编程解决方案有助于在产品定案后加入功能或改变标准。具有内置性能裕量的可编程性可保证在硬件实现了初始概念之后对产品进行充分的定义。甚至,可以通过增加新的性能或调整来延长产品的寿命,以相同的性能满足不断变化的市场环境,进而避免产品的早期废弃。

  所以对于这个问题的回答是肯定的,你可以更早进入市场?D?D利用灵活的系统设计来保证早先加工的产品可以在最后时刻进行修改,以满足市场需求。

  成功的关键

  为了实现上述要求,处理器供应商需要降低晶体管的成本,以减少不断上升的开发成本。

  有数据显示,2005年一百万个晶体管的价格为26美分,其中包括60%的封装毛利。利用几百万个晶体管来解决上述所有问题是不可能的。越来越多的晶体管将被用来创造更高性能的处理器内核,这将有助于实现更多的可编程解决方案。结果将是降低NRE和加快上市时间,从而实现更低的成本、更高收入和更高的利润。

  许多技术可用来实现这一目标。架构正在从8位到16/32位、64位和128位扩展(64位架构已经用于消费产品很多年,而128位架构是索尼PlayStation 2成功的关键)。更宽的架构将采用单指令多数据(SIMD),利用附加位支持平行运行的不断增长的数据单元。矢量处理器将很快为成本敏感的嵌入式市场提供扩展平行运行的能力。在等待其他线程的数据时,精确的多线程将保持处理器的繁忙工作,这将有助于减轻不断增加的处理器内存速度差距带来的影响。同时,芯片多处理等技术将显著改善芯片的性能,在这方面路由器等高度平行应用的数据通道处理器非常重要。

  挑战是将这些产品更快投放市场,延长其市场寿命并降低开发成本,同时继续利用摩尔定律的优势--找到一种利用晶体管满足以上要求的方法。高性能微处理器内核所提供可的编程性和性能裕量将必然成为首选的解决方案。

关键字:架构  指令  嵌入式  线程  内核  可编程

编辑:汤宏琳 引用地址:http://www.eeworld.com.cn/news/eda/200807/article_21639.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
架构
指令
嵌入式
线程
内核
可编程

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 数字电视 安防电子 医疗电子 物联网

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved