海纳百川建SoC(片上系统)IP模块

2008-07-06 16:44:20来源: 计世网

  一个SoC可能包含上百个IP模块,一家公司很难完全拥有所需的IP,从外界获得IP迫在眉睫。

  SoC的设计应采用新的设计方法提高设计效率。目前多采用基于平台的设计方法,用已设计好的模块来集成,这些模块就称为IP(Intellectual Property)核。IP核现在主要有几个来源: 芯片设计公司自身积累,Foundry积累,专业IP公司,EDA厂商和设计服务公司提供等。

  在集成电路的设计和研制中,IP概念已经使用了将近20年,应该说标准单元库(Standard Cell Library)就是IP的一种形式。工艺加工线(Foundry)为扩大业务,便以精心设计并经过工艺验证的标准单元吸收IC设计公司成为它的客户,向它们免费提供数据资料。IC设计公司也乐于使用成熟、优化的单元完成设计,既可以提高效率,又可以减少设计风险。设计师一旦以这些数据完成设计,自然也就要到这家Foundry做工艺流片,Foundry达到扩大营业的目的,使用者除对Foundry签定“标准单元数据不扩散协议”之外,无需另交单元库的使用费,同时Foundry并没有直接获得IP的效益,只是通过扩大营业间接收到单元库的IP效益,这是IP的最初级形式。

  如今的IP已远不是这个水平,已经成为IC设计的一项独立技术,成为实现SoC设计的主要途径,成为ASIC设计方法学中的学科分支。从集成规模上说,今天的IP库已经包含诸如8051、ARM-7等微处理器、320C30等数字信号处理器、MPEGII等数字信息压缩/解压器以及由用户定义的逻辑在内的IC模块,这些模块都曾是具有完整功能的IC产品,用来与其他功能块一起在PCB上构成系统的主板; 如今微电子技术已经具有实现系统集成的功能,因此这些IC便以模块“核(core)”的形式嵌入ASIC和SoC之中,它们就是今天意义上讲的IP(智慧知识产权)模块或称其为“芯核”。

  三个层次的IP模块

  从设计流程上看,由于今天IP模块的集成规模已经很大,达到了系统的水平,按照ASIC设计方法学的要求已经需要完成行为(behavior)、结构(structure)和物理(physical)三个设计域(design domain)的设计,因此这些模块/子系统也就在三个层次上分别成为软IP(soft IP),固IP(firm IP)和硬IP(hard IP)。

  a) 软核: 软IP是设计投入最少,只完成RTL级的行为设计,以HDL(Hardware Description Language)描述文本的形式提交使用,这个HDL描述一定经过仿真验证,使用者可以用它综合出正确门级网表。软IP一定是优化的行为级设计,与其他设计相比,它所需的硬件数量最小。软IP的优点是便携性,不受实现条件的限制。软IP最主要的缺点是对模块的预测性太低,增加了设计的风险。

  b) 固核: 逻辑连线电路图。介于软核和硬核二者之间。固IP比软IP有更大的设计深度,已完成了门级综合、时序仿真等设计阶段,以门级网表的形式提交使用。只要用户单元库的时序参数与固IP相同,就具有正确完成物理设计的可能性。

  c) 硬核: 到版图级。被生产验证过,难修改(大公司提供)。硬IP是IP模块的最深层次,涉及内容广泛,它也是最主要的形式。

  标准化体系

  工业需求将数个集成电路模块或整个系统以IP模块方式集成到单个芯片上,人们并不需要从最原始和最基础的晶体管或门级单元开始进行集成电路的设计,市场的需求也不允许人们这样进行设计,这是因为人的设计能力不仅受限于其对电子系统的认识(知识的缺陷),还受限于其工作效力极限,一个优秀的设计师设计能力是每天200 门左右(Gate)。现代集成电路工艺加工水平提高,可以将百万甚至上亿个晶体管集成在单个芯片上,它就为SoC的设计者们提供了一种可能的选择,根据系统行为从行为级设计电子系统并将整个系统集成到一个芯片上。



SoC的产业平台

  另外,集成电路研制的费用(一般称之为NRE费用)很高,它要求集成电路设计者在尽可能短的时间内设计出IC以适应市场和信息进步的需要,这就迫使他们尽可能多地应用原先自己的资源或信息社会提供(有尝提供)的资源,这就形成IP的由来。因此IP的重复使用使设计能力大幅度提高,从而带动电子学和半导体工业的新革命。

  以清华大学微电子学研究所为例,该所不仅有一支强有力的设计队伍,而且积累了众多的IP模块,这些IP模块是适应国内集成电路的加工工艺而设计的,其中有: 8位微处理器和微控制器IP模块(兼容于Intel80C51,M68HC05等)、多类型的公钥密码加密电路ASIC及专用算法加密ASIC、16位和32位DSP模块、各种DC-DC变换器IC,以及适用于智能IC卡用的各种IP模块。

  除清华大学,北京还有一批集成电路设计研究所(北京微电子技术研究所、中科院的研究所等)和集成电路设计企业拥有自己的IP模块。对这些资源需要统筹规划,充分利用。北京知识产权模块开发和服务体系正是为了达到这个目的而建立的。今天的IP库需要广开设计源头,汇纳优秀模块。不论出自谁家,只要是优化的设计,与同类模块相比达到芯片面积最小、运行速度最快、功率消耗最低,工艺容差最优,就有人肯花钱使用这个模块的“版权”, 便可以纳入IP库。

  政策引导

  要更好地促进我国IP/SoC产业的发展,必须标本兼治,一方面要提高我国IC企业IP/SoC设计上的自主创新能力,一方面要疏通我国IP业务的各个环节,全面理顺IP业务的各个链条,加强产业公共环境建设,加强公共技术服务能力建设,突出重点,统筹兼顾。

  (1)根据我国IP核标准,规范各种类型IP的设计流程,建立我国IP交付标准,从而使市场上的IP保持较高的可重复使用性。

  (2)组织IP核开发。组织IP核开发对于提高自主技术创新能力、降低IP核费用、丰富我国IP核市场具有重要的意义。

  我国科技部、信产部等相关部门在促进SoC设计方法的普及上做了大量工作。通过组织IP核开发,各个受资助单位将所开发IP核的仿真模型放在一起,形成一个“IP池”,基于这个“IP池”,各个企业均可以构建自己的SoC方案。这样,解决了单个企业IP核不足的问题,使得企业可以尽早完成方案的搭建。

  (3)搭建IP/SoC验证、质评平台,解决IP挑选困难的问题。对于一个SoC方案而言,当有多个IP可供选择时,就存在一个IP挑选的问题,售价高的IP未必一定适合自己的SoC方案,售价低的IP也未必就不适合自己的SoC方案。

  (4)搭建IP交易平台,解决IP交易中出现的知识产权流失问题。

  (5)搭建IP整合、SoC设计平台,解决SoC设计、验证的技术瓶颈。

  以上五点是主要措施,除此之外,配以其他的一些举措如IP标准培训、IP设计技术咨询等,多管齐下,一定可以更好地促进我国IP/SoC产业的快速发展。

关键字:EDA  单元库  设计  流片  代工  压缩  物理

编辑:汤宏琳 引用地址:http://www.eeworld.com.cn/news/eda/200807/article_21638.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
EDA
单元库
设计
流片
代工
压缩
物理

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 数字电视 安防电子 医疗电子 物联网

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved