解决芯片间互连,看3D封装最新进展

2007-07-26 07:23:36来源: 电子工程专辑

IBM计划在今年样产首款利用金属实现芯片间直接互联的商用器件,这一改动虽小,但是在向3D封装的演进途中,它却堪称是一件意义重大的里程碑式事件。这种新型的芯片设计方式,可能会提高多种系统的性能,并降低其功耗和成本。

在2008年,IBM这位蓝色巨人的新型功放也将投入量产,据称该产品可与电源接地层实现多达100个直接金属连接。该连接方式可将产品功耗降低40%,而这在手机或Wi-Fi适配器中至为关键。

目前,行业内共有大约十几家公司在追求被称为“硅片直通孔(TSV)”或其它形式的3D封装技术,并将其作为芯片间直接互连的下一个巨大飞跃,而IBM正是其中之一。4月下旬,一组半导体专家曾聚在一起,首次为TSV技术草拟行业发展蓝图,该小组希望正式的发展蓝图能够在今年年底出炉。

3D封装技术超越了目前广为使用的系统级芯片(SoC)和系统级封装(SiP)方法。使用该技术,原始硅裸片通过几十微米宽的微小金属填充孔相互槽嵌(slot into)在一起,而无需采用基层介质和导线。与目前封装方式所能达到的水平相比,该技术能以低得多的功耗和更高数据速率连接多种不同器件。

“为连接这些微米级过孔,时下采用的毫米级导线需要成百倍地被细化。”芯片产业研发联盟Sematech互连部门主管Sitaram Arkalgud表示,“最终目标是找到一种方法将异类堆栈中的CMOS、生物微机电系统(bio-MEMS),以及其它器件连接起来。为此,业界或许需要一个标准的3D连线协议来放置过孔。”Arkalgud将帮助起草3D芯片发展蓝图。

“这将为芯片产业开辟一片全新的天地。” WeSRCH网站(由市场研究机构VLSI Research创办)负责人David Lammers表示。

攀登3D阶梯

IBM将采用渐进方式启动3D封装技术。除了功放,IBM还计划采用该技术将一个微处理器与接地层连接,从而稳定芯片上的功率分布,而这将需要100多个过孔来连接稳压器和其它无源器件。

IBM已经完成了这样一个设计原型,并预计此举能将CPU功耗减少20%。“不过,我们还未决定将其插入产品计划的哪个环节。”IBM探索性研发小组高级研发经理Wilfried Haensch表示。

最终目标是采用数千个互连实现CPU和存储器间的高带宽连接。IBM已将其Blue Gene超级计算机中使用的定制Power处理器改为TSV封装。新的芯片将与缓存芯片直接匹配,目前,采用该技术的一个SRAM原型正在IBM的300mm生产线上利用65nm工艺技术进行制造。

“我敢打赌,到2010年将出现采用该方法连接缓存的微处理器。”Lammers指出,“我认为,真正需要这种技术的,是那种超过10个内核的处理器场合。在这种情况下,处理器和存储器间的带宽确实是个问题。”

在英特尔和AMD间正在进行的博弈中,该新技术将成为一个重要筹码。虽然AMD与IBM合作开发工艺技术,但AMD可能需要向IBM申请这种封装技术的特别使用许可——这也许会发生在32nm时代,Lammers介绍。

英特尔也在开发TSV技术。英特尔计划在未来的万亿赫兹研究型处理器中采用这种技术,该公司研发部负责人Justin Rattner在去年的英特尔开发者论坛上曾如此表示。

TSV可把芯片上数据需要传输的距离缩短1,000倍,并使每个器件的互连性增加100倍,IBM声称。“这一突破是IBM十多年的研究结晶。”IBM半导体研发中心副总裁Lisa Su表示。

芯片制造商的3D互连研究历时多年,但截至目前,该技术仍被认为是一种昂贵的、针对特定小应用领域的技术。工程师一直在研究通孔、晶圆级邦定,以及其它替代技术。由于众多专家相信2009年将出现一场互连危机,所以对3D互连和封装的需求已变得日益迫切。这场危机的根源在于:随着芯片工艺节点的缩小,芯片设计中铝或铜导线变得越来越细,从而会导致潜在的时序延迟及多余的铜阻抗

即使有IBM的声明,但是业界仍面临着成本、良率和测试等一系列棘手问题。”专注于封装问题的Prismark Partners咨询公司高级顾问Brandon Prior表示。

新出现的裸片堆叠技术目前既不成熟,又十分昂贵。芯片堆叠内的热散逸是另一个主要难题。如今,几家公司正在样产TSV产品,但却没有一家表现出有足够的潜力能取代目前地位稳固的邦定技术,或在“封装堆叠(PoP)”技术上取得新进展。

的确,堆叠多个封装基底的方法仍是目前封装技术中发展最热的一块,Amkor公司业务拓展经理Lee Smith表示。美国电子器件工程联合委员会(Jedec)已经为该方法设立了一系列标准,而且这些技术正在被整合了存储器和逻辑芯片的手机栈迅速采用,Smith介绍。

Tessera希望能借助PoP之势进行发展。该公司发布了自己的MicroPILR技术,这是一种更具革命性的方法,可用于多种芯片和板卡应用。

一些专家相信,存储器将会成为首批采用TSV技术的器件之一。但传统的邦定工艺和目前的芯片堆叠技术,也将继续取得进步。鉴于各种方法的成本有所不同,所以它们可能将在许多应用中与3D封装争夺市场。

Sematech已开始研制一种成本模型,该模型能把不同的技术与其最适合的应用相对应,Arkalgud介绍。今年底,首张映配图将会面市,但其内容也会随着时间的发展而产生变化,他说。

取得行业关注

的确,使行业内各公司集中精力于几种3D封装法和这些方法带来的技术挑战,是目前该领域面临的最大障碍之一,Arkalgud指出。

“业界正处在这样一个关口:解决方案太多,人们无法在前进的道路上达成共识。现在如果你向5个人询问解决该问题的方法,可能会得到5个以上的答案。”他表示。

TSV的发展蓝图,将在下一版的《国际半导体技术发展路线图》中作为其内容的一部分发表,此举将起到促进行业达成共识的积极作用。成本映配文件则是另一股推进力量,Arkalgud接着说。

一旦能达成共识,业界需要解决一系列技术问题。这些问题包括:如何组合及排列3D芯片堆叠、如何一致性地生产和处理它们所需的超薄晶圆等。如何简单地钻通并填充这些微小的过孔(孔深与孔径之比为10:1、直径小至90微米),曾经是IBM面临的主要挑战,Haensch表示。但是他拒绝透露IBM工艺的细节。

“当开始蚀刻这些小孔并形成新镀层时,会产生一些碎屑,而这些碎屑会影响良率。”VLSI Research的Lammers表示。

已经很热的裸片在直接堆叠时还会产生热,如何散热就成为另一个难题。工程师正在研究将最热的裸片放在栈外的方法,但目前还没有好的热仿真工具能确定在使用时哪个区域最热或最凉,Arkalgud指出。

工程师一旦解决了制造中遇到的难题,那么该技术就将打造芯片设计的新天地。若处理器能与多个SRAM进行直接的高带宽连接,那么它们也许就不再需要内部缓存。这些缓存一般占据了CPU裸片的大部分面积。

关键字:电源  适配  裸片  速率

编辑: 引用地址:http://www.eeworld.com.cn/news/eda/200707/14847.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
电源
适配
裸片
速率

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 数字电视 安防电子 医疗电子 物联网

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved