UNISYS利用Cadence IFV形式验证器进行基于断言的分析

2007-07-24 10:48:38来源: 电子工程世界

Unisys将基于断言的验证方法学纳入其生产设计流程,提高了生产力

【加州圣荷塞2007年7月24日】全球电子设计创新的领导者Cadence设计系统公司(NASDAQ:CDNS)今天宣布,Unisys公司已经将Cadence Incisive Formal Verifier( IFV)纳入它的设计流程,以便进行基于断言的形式分析。利用Incisive Formal Verifier,Unisys在众多场所提供先进复杂的芯片时获得了生产率的提高和整体质量的改善。

作为Cadence Logic Design Team Solution之“Design with Verification”方法的一部分,Incisive Formal Verifier在Unisys设计前期发现了许多难以找到的功能性”臭虫”,实现了更高的团队生产率并加速了项目的完成。逻辑设计师在验证环境搭建完成之前几个月就能够验证模块设计,从而获得了更快及更节省成本的全芯片验证。而且,设计前期团队开发的断言是可以在后端流程的模拟和加速/仿真中充分再利用的,这增加了可观察性,并带来更快的调试速度和整体上更短的验证周期。

“Incisive Formal Verifier已帮助我们更高效和更早地将我们的企业服务器推向市场,而且还降低了成本,”Unisys平台开发部副总裁Steve Guarrieri表示,“另外,它还帮助减少了因为功能边界问题而重新投片的风险,并且我们发现它可以轻松和广泛地配置于我们多个项目的标准产品流程中,包括我们最先进和最复杂的ASIC。”

Unisys团队报告了其在多个项目中的成功,其中包括一个高度复杂的ASIC设计。 Incisive Formal Verifier技术易于采用,并且对设计师友好,这进一步增强了基于Incisive Design Team Simulator及 Incisive Palladium Emulator的Unisys验证环境。当Unisys集成了全面的基于断言的“从规划到闭合”验证方法学后,它实现了生产率的显著提高。

“我们非常高兴地看到像Unisys这样的公司从Cadence Logic Design Team Solution 的前期验证技术中获益,”Cadence公司验证部门全球营销副总裁Steve Glaser表示,“Incisive Formal Verifier提供了完整的基于断言的‘从规划到闭合’验证方法学,可获得巨大的生产率和质量改进,而且对于想优化RTL生成和提高项目整体上市时间的设计团队,它提供了完美的工具。”

关键字:逻辑  仿真  模拟  加速

编辑: 引用地址:http://www.eeworld.com.cn/news/eda/200707/14806.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
逻辑
仿真
模拟
加速

小广播

独家专题更多

东芝在线展会——芯科技智社会创未来
东芝在线展会——芯科技智社会创未来
2017东芝PCIM在线展会
2017东芝PCIM在线展会
TI车载信息娱乐系统的音视频解决方案
TI车载信息娱乐系统的音视频解决方案
汇总了TI汽车信息娱乐系统方案、优质音频解决方案、汽车娱乐系统和仪表盘参考设计相关的文档、视频等资源

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 数字电视 安防电子 医疗电子 物联网

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved