促进芯片设计与制造最佳化 台积电推AAA机制

2007-06-07 08:12:08来源: 半导体国际

台积电(TSMC)宣布促进芯片设计及制造最佳化的AAA (Active Accuracy Assurance Initiative)机制,以芯片设计支持服务为导向,主动积极地将台积电与先进制程相关设计及制造环节之精确度,进一步提升至更高的层次。此一机制系伴随着制程的演进提供最新的精确度标准,涵盖设计生态环境中从芯片设计到制造的所有环节。

台积电说明指出,此一最新的精确度要求,是把与该公司制程紧密结合、关键的基础子电路(sub-circuit building block)做仔细的特性分析、验证以及最佳化组合测试之后才建构完成。对台积电的设计生态环境合作伙伴而言,取得台积电AAA机制认证,意谓着其能够提供芯片设计人员一个保证,在减少预留安全空间(guard band)以及避免过度设计(over design)的情况下,完成最佳化的芯片设计。

对芯片设计人员而言,使用经过台积电此一机制认证的电子设计自动化(EDA)工具,能够大幅提升首次芯片设计就成功生产的机会,降低生产成本并加速产品上市的时程。

台积电透过信息矿采(Data-mining)技术筛选及分析该公司过去所累积的庞大制程资料,作为建构AAA机制的基础,并将其中的重要信息整理分享给EDA、IP公司及其它合作伙伴,供其开发适合自身公司的方法,共同参与AAA机制的执行。

台积电的硅智财及数据库合作伙伴可以使用这些重要信息来进一步强化其硅智财的效能、缩短硅智财开发的时程,以及提升硅智财的质量。

AAA机制是一个全面性的计划,涵盖所有设计生态环境中的环节,提供精确度标准给所有合作伙伴,包括电子设计自动化工具、硅智财及数据库以及设计服务联盟合作伙伴。此外台积电也以相同标准应用于自身的工具及技术,包括设计参考流程8.0版、可制造性设计工具、制程设计套件,以及设计支持及后段服务等。

关键字:制程  制造  测试  安全

编辑: 引用地址:http://www.eeworld.com.cn/news/eda/200706/13993.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
制程
制造
测试
安全

小广播

独家专题更多

迎接创新的黄金时代 无创想,不奇迹
迎接创新的黄金时代 无创想,不奇迹
​TE工程师帮助将不可能变成可能,通过技术突破,使世界更加清洁、安全和美好。
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 数字电视 安防电子 医疗电子 物联网

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved