台积电和ARM合作,显著降低65纳米低功耗测试芯片的功耗

2006-07-20 09:15:24来源: 电子工程世界

台积电TSE2330NYSETSMARMLSEARMNasdaqARMHY宣布:双方在65纳米低功耗测试芯片上的设计合作显著降低了其动态功率和耗散(Leakage)功率。两家公司认为创新的低功耗设计技术对于最终的成功起到了关键的作用。

长达一年的合作成果是一片拥有先进功耗管理技术的基于ARM926EJ-S?处理器的65纳米测试芯片。通过采用动态电压和频率缩放技术,测试芯片可以在针对各种运行模式的最低可能功耗水平下运行。这样,ARM?测试芯片将动态功耗降低了50%以上。此外令人瞩目的是在这个台积电65LP低耗散工艺上,先进的功率门控技术进一步把待机耗散降低了8倍。

ARMDavid Flynn表示:“随着移动设备使用先进的处理程序来提供更强大的功能和性能,功耗效率成为半导体行业面临的最严峻的挑战。ARM和台积电合作开发65纳米和45纳米技术,这个项目表明通过紧密的技术合作以及全功能芯片的实现,我们可以显著降低耗散功率和动态功率。”

台积电设计服务产品行销高级总监Ed Wan表示:“台积电同其他厂商最主要的区别之一在于我们一直坚持在向设计公司推广我们以及合作伙伴的服务之前,先进行芯片验证。我们同ARM的合作毫无疑问地证明了结合了创新设计技术的先进的工艺技术以及工艺库可以明显地大幅度降低功耗,这对于拥有尖端技术的公司来说是至关重要的。”

测试芯片整合了低功耗存储宏单元、电平切换开关、双稳态多谐振荡器以及为多电压定制的工艺库中的绝缘单元。功耗管理策略台积电和在功耗管理方面的合作是其为提供强大的低功耗性能所制定的广泛的策略中的一个组成部分。通过这个测试芯片项目所开发的新的功耗管理特性包括:多隅时钟关闭功能。它能够预测电压缩放带来的对于提供不同临界电压的工艺库单元的时钟影响。该技术可以辨认关键途径中的切换并在设计周期中的任意一点对它们进行标记以作时钟分析。

多临界CMOS技术同动态电压和频率缩放(DVFS)的共同应用可以降低不同运行状态下的动态和待机(耗散)功耗。

设计方法被用于功率门控单元唤醒/睡眠控制以及电压岛的功率隔离和时钟停止。

智能能源管理 (IEM)技术支持动态电压和频率缩放目前已扩展至可支持利用功率门控的耗散控制和利用软件控制的状态保持。

关键字:纳米  功耗  芯片  功率

编辑: 引用地址:http://www.eeworld.com.cn/news/eda/200607/5061.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
纳米
功耗
芯片
功率

小广播

独家专题更多

迎接创新的黄金时代 无创想,不奇迹
迎接创新的黄金时代 无创想,不奇迹
​TE工程师帮助将不可能变成可能,通过技术突破,使世界更加清洁、安全和美好。
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 数字电视 安防电子 医疗电子 物联网

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved