NEC开发55纳米CMOS 采用ArF曝光技术

2006-06-30 09:00:37来源: eNet

  NEC电子和NEC日前开发出了55纳米CMOS工艺技术。在MOSFET绝缘膜中导入了high-k(高介电常数)材料,实现高载流子迁移率,从而同时实现了便携终端等领域所要求的低耗电和高速运行。双方首次采用了液浸ArF曝光技术。

  MOSFET栅绝缘膜材料采用了HfSiON。实际氧化膜厚度(EOT:effective oxide thickness)为1.85纳米。通过采用high-k材料,可利用栅电极的工作函数控制阈值电压。过去,则利用通道部分的杂质浓度控制阈值电压。此时,在设置了高阈值电压的低耗电MOS FET中需要较高的杂质浓度,而由于载流子会受到杂质散射的影响,因此难以提高导通电流。通道部分的硅膜应力是利用STI(shallow trench isolation,浅沟道电离)、侧壁以及栅极正上方的SiN膜的形成工艺产生的。

  通过上述2项措施,与65纳米工艺MOSFET相比,nMOS和pMOS下分别将导通电流提高了22%和31%。在1.2V电压下工作时,在截止电流为20pA/μm的条件下,nMOS和pMOS的导通电流分别为525μA/μm和295μA/μm。在截止电流为3nA/μm的条件下,nMOS和pMOS的导通电流则分别为780μA/μm和400μA/μm。

  两公司使用此次开发的CMOS技术试制了SRAM。存储单元面积为0.432μm2,作为性能指标的SNM(static noise margin,静态噪音容许度)在1.2V电压下为180mV,在0.8V电压下为130mV。

关键字:电压  电流  杂质  耗电

编辑: 引用地址:http://www.eeworld.com.cn/news/eda/200606/4735.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
电压
电流
杂质
耗电

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 数字电视 安防电子 医疗电子 物联网

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved