借助Cadence数字IC设计平台,芯原倒装片设计成功出带

2006-02-06 21:16:27来源: 互联网

Cadence设计系统有限公司日前宣布,ASIC设计代工厂商芯原股份(VeriSilicon)公司通过采用基于Cadence Encounter数字IC设计平台的自动化倒装片设计流程,实现了一个复杂、高速SoC倒装片的成功出带(tape-out)。这是VeriSilicon公司首次实现SoC的成功流片,并已投入量产。

借助SoC Encounter,VeriSilicon公司有效地降低了芯片的裸片尺寸,提高了性能,实现了时序优化,并取得了更好的电源集成度。这些优点为倒装片设计带来了很多好处,如在这个160万门的SoC设计中,共集成了6个频率为250 MHz的主时钟,而裸片尺寸仅为8.4×8.4mm2 。该芯片采用SMIC 0.15um LV(低压)1P7M制造工艺、BGA729倒装片封装

“作为一家ASIC设计代工厂商,VeriSilicon公司一直致力于改善设计流程以更好地服务客户。倒装片SoC设计实现的最大问题是自动化的倒装片设计流程,如自动化的金属凸点分配和再分布线(RDL),”VeriSilicon公司设计方法学副总裁李念峰说,“Cadence SoC Encounter系统在我们的专用IO和VeriSilicon标准设计平台(SDP)上运行良好,它的先进功能有效地加速了我们的倒装片设计流程。”

Cadence SoC Encounter系统能够根据金属凸点的位置和分配来优化IO焊盘,或者根据焊盘的位置重新分配金属凸点,以及根据用户指定的约束和使用不同的布线宽度来实现自动化的再分布线。该系统还能自动将电源单元与金属凸点连接起来,并通过验证指令和自动化金属凸点布局来实现验证。Encounter QRC用于具有制造意识的寄生抽取,VoltageStorm?则用于电源分析。

关键字:ASIC设计  芯原股份

编辑: 引用地址:http://www.eeworld.com.cn/news/eda/200602/231.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
ASIC设计
芯原股份

小广播

独家专题更多

TI车载信息娱乐系统的音视频解决方案
TI车载信息娱乐系统的音视频解决方案
汇总了TI汽车信息娱乐系统方案、优质音频解决方案、汽车娱乐系统和仪表盘参考设计相关的文档、视频等资源
迎接创新的黄金时代 无创想,不奇迹
迎接创新的黄金时代 无创想,不奇迹
​TE工程师帮助将不可能变成可能,通过技术突破,使世界更加清洁、安全和美好。
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 数字电视 安防电子 医疗电子 物联网

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved