Cadence IC设计平台鼎力相助,中科院龙芯2E横空出世!

2006-11-23 08:57:05来源: 电子工程专辑

Cadence设计系统公司日前宣布中国科学院计算技术研究所采用了Cadence公司的IC设计平台的部分工具,顺利完成“龙芯2E”成功出带并达到千兆性能指标。

中科院计算所继2002年研制成功龙芯1号处理器芯片后,近年分别研制成功龙芯2号的不同型号——龙芯2B、龙芯2C、龙芯2E,每个芯片的性能都是前一个芯片的3倍,实现了通用处理器设计的跨越式发展。中科院计算所此次研发的龙芯2E通用64位处理器是中国大陆地区首个采用90纳米设计技术的处理器,该处理器最高主频达到1.0GHz。

中科院计算所在“龙芯2E”中采用了Cadence Encounter数字IC设计平台中的CeltIC NDC纳米延时分析器,Virtuoso Schematic Editor原理图编辑器, Virtuoso Analog Design Environment模拟设计环境、Virtuoso Layout Editor版图编辑器以及Incisive功能验证平台中的NC Sim多语言仿真环境。

CeltIC NDC纳米延时分析技术可以精确计算噪声对延时和功能的影响,从而在出带之前避免了潜在的噪声问题和致命的硅片错误。定制数字IC设计方法可在面积和功耗最小化的同时令性能最大化;但它需要一批有着极高技能水平的特定的工程师投入巨大的手工劳力。为了简化设计定制IC的工艺,需要精密的软件和流程方法以满足产品快速上市和快速量产的目标。Cadence Virtuoso定制设计平台为定制模拟、射频和混合信号IC提供了极其迅速而精确的设计方式。此外,NC Sim在单一内核上实现了Verilog与VHDL混合语言的高性能集成仿真,并可平滑升级至更完备的Incisive功能验证平台。

关键字:纳米  处理器  延时

编辑: 引用地址:http://www.eeworld.com.cn/news/control/200611/7147.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
纳米
处理器
延时

小广播

独家专题更多

迎接创新的黄金时代 无创想,不奇迹
迎接创新的黄金时代 无创想,不奇迹
​TE工程师帮助将不可能变成可能,通过技术突破,使世界更加清洁、安全和美好。
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 数字电视 安防电子 医疗电子 物联网

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved