标准草案帮助模拟高速互联,有望解决信号完整性领域顽固问题

2007-08-02 07:45:04来源: 电子工程专辑

某标准组织正起草一个技术规范草案,以解决当前信号完整性领域最顽固的一个问题即精确地对5Gbps及更快的互联进行建模。一家供应商已经开始根据I/O Buffer Information Specification (IBIS)的工作推出参考模型。

这种称为Bird的应用程序编程接口(API)描述了一种方法,使用可执行文件查询高速互联,而无需知道生产厂家使用的专利是否平等。该API可用于EDA软件工具、硬件测试器,或者二者结合使用。

到目前为止,在没有从生产厂家获得其专利技术的所有信息的情况下,工程师没有确切的方法验证速度为5 Gbits/s或者更高的互联模型。在测量这种速度的芯片时,传统的测试通常提供closed eye diagram,因为不知道如何确切地表示生产厂家的专利平等。

芯片供应商通常提供其部件的软件模型,但是其格式多样,且通常互不兼容。这样使OEM工程师几乎不可能对使用来自多家供应商的芯片的高速系统进行精确模拟。

对于制造高速路由器和交换机的工程师而言,这个问题尤其尖锐。随着5Gbps PCI Express规范的出现,这个问题可能扩展到范围更大的计算机和外设制造商。

IBIS Advanced Technology Modeling技术小组对这个问题已经研究了两年多。在日前召开的会议上,小组同意Bird API草案已经相当完善,能够用于生成参考模型。Signal Integrity Software公司首先推出这样的模型。

SiSoft的业务发展经理Todd Westerhoff表示:“这些模型能够每分钟对一百万位数据进行建模。模拟commercial equalization和时钟恢复方案需要上百万的数据,因此性能完全足够。”

IBIS小组希望根据创建和使用这样的模型对API进行调试。如果一切顺利,小组可能在9月将最后的API提交批准。

这个过程也并不完全顺利。参与这个工作的一位顾问人士告诉EE Times,Agilent正与一家大型的芯片制造商(据信为IBM)合作开发另一种方法。这两家公司可能在9月份在中国的IBIS会议上推出这种方法。

Cadence Design Systems公司的工程师是此API工作的主要力量,其名称来自Buffer Issue Resolution Documents,其中的部分文档产生于1990年代。Cadence在今年年初的DesignCon会议上使用IBM的6 Gbps串行器/解串器演示了这种方法。

关键字:I  O  编程  验证  路由

编辑: 引用地址:http://www.eeworld.com.cn/news/analog/200708/14972.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
I
O
编程
验证
路由

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 数字电视 安防电子 医疗电子 物联网

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved