“六大方面”玩转高速串行技术测试 (1)

2008-06-17 13:43:42 作者：来源：电子工程世界汤宏琳

关键字：眼图 余量 串行 并行 传输 字节 封装 测试

　　如果将并行技术比作多车道高速路，那么串行技术充其量只是条山间小径。并行口(Standard Parallel Port)能同时通过8条数据线传输信息，一次传输一个字节；而串行口(俗称COM口)只能用1条线传输数据，每次传输一位。当并行口完成单词“advanced”传送而一劳永逸时，串行口还在忙于传送其首字母“a”。

　　然而，不断追逐最新技术的电子工业却正从传统并行通信标准向全新高速串行接口技术迈进，从IEEE 1284到USB，从PATA到SATA，从PCI到PCI Express……

　　这些看似矛盾的转变无不影响着产业链上的各个环节，包括芯片、封装、板级甚至整个系统的设计，同时也悄然掀起了高速串行测试技术的革命。

　　探析“转变”之道

　　以计算机总线为例，处理器速度可谓日新月异，作为电脑主机与外部设备间传送数据的“要塞”——总线和接口，自然不断追求更高、更快的速度。同时，十几年来并行口一直是打印机首选连接方式。但是激光打印机的出现打破了这种“垄断”。当爱普生6200L打印2MB图片时，速度差异尚且不大；但当图片增加为7.5MB时，从点击“打印”到最终出纸，使用USB接口用了18秒，而使用并行口用了33秒。可见，并行口对于时下流行的激光打印机来说已经心有余而力不足。

PC总线的发展

　　诚然，并行技术向来是提高速度的重要手段，但其进一步发展却遇到了障碍。首先，由于并行传送方式的前提是用同一时序传播信号，用同一时序接收信号，而过分提升时钟频率将难以让数据传送的时序与时钟合拍，布线长度稍有差异，数据就会以与时钟不同的时序送达，另外，提升时钟频率还容易引起信号线间的干扰，导致传输错误。因此，并行方式难以实现高速化。从制造成本而言，增加位宽无疑会导致主板和扩充板上的布线数目随之增加，成本随之攀升。

　　与即将被代替的并行标准不同，大部分新的串行标准都基于时钟内嵌系统，也就是说时钟信号将不会伴随数据从连接的一端传至另一端，这也意味了时钟信号必须在接收端与数据信号一起被精确恢复。这些系统没有扩充上限，也不象并行标准一样在更高带宽时会遇到时序与校准方面的瓶颈。越来越多的设计者在尝试把高速串行技术应用到设计产品中，但是技术的改变也带来了诸多新挑战。

　　六大挑战

　　传统数据总线（如IDE并口等）早已被高速串行总线所代替，像发展成熟的PCIe、SATA等，其传输速度也发生着很大变化。如第二代PCIe传输速度高达5Gb/s，而SATA第三代更是高达6Gb/s，而且目前已有更快的总线技术正在讨论中。

　　速度的大幅提高增加了技术的复杂性，同时行业规范和标准也变得越来越广泛。最早高速串行总线标准是2000年推出的USB 2.0，其通信速度为480Mbps，需要经过强制性测试，然后才能设计、生产、出货以及打上USB Logo。然而现在很多总线标准如HDMI、DisplayPort、SATA以及PCI Express都不会有强制要求，高速串行总线已广泛铺开。

USB的演进